Студопедия

Главная страница Случайная страница

КАТЕГОРИИ:

АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторикаСоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника






Динамические и квазистатические логические ИС






 

В статических логических элементах, логические значения высокого U 1 и низкого U 0 уровней потенциала определяются наличием или отсутствием тока, протекающего от источника питания к земле через нагрузочный и активные МДП-транзисторы. Для обеспечения достаточно большого перепада напряжения (логического размаха) необходимо, чтобы отношения сопротивлений нагрузочного и активного транзисторов в открытом состоянии было высоким (rH > (4…10) ra). При rH =10 ra напряжение логического нуля U 0 ≈ 0, 1 U 1. Поэтому статический инвертор называют также инвертором с отношением. Передний фронт выходного потенциала такого инвертора, определяемый временем заряда нагрузочной емкости через сопротивление rH, существенно больше времени спада потенциала, определяемого разрядом нагрузочной емкости через сопротивление активного транзистора ra, (10.42). При этом емкости на входе и выходе инвертора хотя и влияют на быстродействие схемы, никоим образом не сказываются на представлении логических сигналов.

В отличие от статических инверторов динамические МОП-схемы в качестве информативных параметров используют не падение напряжения на транзисторах, а заряд паразитных входных и выходных емкостей логического элемента, величина которого определяется сочетанием во времени импульсов двухфазного или многофазного источников питания и входного потенциала относительно земли (подложки). В этих схемах логические значения 1 и 0 выражаются наличием или отсутствием заряда на паразитной емкости в момент подачи тактового импульса питания или синхроимпульса. Для реализации динамических ИС МОП-транзисторы используются как аналоговые ключи или вентили передачи для заряда и разряда паразитных емкостей и при их проектировании не возникают проблемы высокого отношения сопротивлений, как в статических МОП-схемах. Следовательно, МОП-транзисторы могут иметь настолько малые размеры, насколько позволяет технология их изготовления. Для динамических схем характерны свойства запоминания и сохранения заряда с помощью регенерации импульсным питанием, а также синхронный режим работы, обеспечивающий формирование фронтов сигналов на входах и выходах синхронно с фронтами тактовых импульсов, что повышает надежность логических преобразований. Основные достоинства динамических МОП-схем заключаются в малой потребляемой мощности и небольших размерах (высокая степень интеграции), однако их быстродействие в большинстве случаев ниже, чем у статических схем.

Рассмотрим в качестве примера двухфазный инвертор на динамических МОП-ячейках, называемый инвертором без отношений (рисунок 10.74) [13].

Рисунок 10.74 - Схема динамического двухфазного инвертора (а) и диаграммы потенциалов и токов (б)

 

На схему поступают последовательности синхроимпульсов φ 1 и φ 2 , причем каждая последовательность синхроимпульсов поступает на два входа. Отметим, что синхроимпульсы разных последовательностей подаются на входы МОП-ячеек разного уровня схемы, а также тот факт, что ни одна точка схемы (рисунок 10.74, а) не подсоединена к земле. Заземлен один из полюсов синхронизирующего генератора (т. е. синхронизирующего источника питания), и схема обладает паразитными емкостями относительно земли, показанными штриховой линией.

 

 

Рисунок 10.75 - Двухфазная динамическая МОП-ячейка, реализующая операцию И-НЕ

 

Предположим, что в момент t 0 (рисунок 10.74, б) входное напряжение Uвх меняется от высокого уровня (логическая 1) до низкого (логический 0). При этом паразитная емкость С 1 заряжена, а емкость С 2 и С 3 разряжены. В момент t 1 синхроимпульс φ 1 переводит транзисторы VT 1 и VT 3 в открытое состояние. (Подчеркнем, что синхроимпульс φ 1 подается на транзисторы VT 1 и VT 3.) Емкость С 1 разряжается через VT 1 и линию подачи входного напряжения Uвх на землю, в результате чего транзистор VT 2 запирается. Емкость С 2 заряжается через транзистор VT 3 до высокого напряжения, которое на ней сохраняется даже после снятия синхроимпульса φ 1 (запоминание). В момент t 2 синхроимпульс φ 2 обеспечит открывание транзистора VT 4, что ведет к передаче электрического заряда с емкости С 2 на С 3 . (Необходимо отметить, что φ 2 и VT 4 являются частью МОП-ячейки следующего уровня.) Допустим, что в момент t 2 Uвх становится равным логической 1. В момент t 3 синхроимпульс φ 1 открывает транзисторы VT 1 и VT 3. Емкость С 1 заряжается до величины Uвх , открывая транзистор VT 2. Хотя транзисторы VT 2 и VT 3 находятся в проводящем состоянии, емкость С 2 не разряжается (регенерация), так как напряжение на ней равно напряжению синхроимпульса φ 1. В момент t 4 действие синхроимпульса φ 1 заканчивается и транзисторы VT 1 и VT 3 запираются. Однако транзистор VT 2 сохраняет проводимость, поскольку емкость С 1 остается заряженной до высокого уровня напря-жения. Таким образом, емкость С 2 разряжается через транзистор VT 2 . В момент t 5 синхроимпульс φ 2 открывает транзистор VT 4, в результате чего емкость С 3 разряжается через транзистор VT 2. Генератор напряжения φ 1 обеспечивает короткое замыкание между подложкой (землей) и истоком VT 2 в отсутствии фазы φ 1. Таким образом, на выходе появится напряжение Uвых, представляющее собой инверсное значение входного сигнала Uвх , которое поступает также и на С 3. Отметим, что емкость С 2 всегда заряжается при подаче синхроимпульса φ 1. Этот процесс называется предварительным зарядом или регенерацией.

В последовательной цепочке инверторов выходные импульсы (для последующего каскада – входные) синхронизируются передними фронтами тактовых импульсов первой и второй фазы. Выходные сигналы нечетных инверторов (UC 2) синхронны с импульсами φ 1, а входные четных (UC 3) (рисунок 10.74, б) – с импульсами φ 2. Таким образом сигнал на выходе второго элемента появляется с задержкой по отношению к сигналу на входе первого, равной периоду тактовых импульсов Tφ (рисунок 10.74, б).

Заметим, что в схеме (рисунок 10.74, б) протекает лишь импульсный ток iφ заряда или разряда паразитной емкости С 2 , в то время как в статических схемах ток iН течет достаточно долгое время. В результате потребляемая мощность динамического инвертора (рисунок 10.74, а) гораздо меньше, чем статического инвертора (рисунок 10.47, а).

Длительность импульсов синхронизации должна быть достаточной для заряда наиболее большой емкости схемы (С 2 для рассматриваемого случая, ). Длительность периода (частота тактовых импульсов) должна быть выше инерционности самой медленной цепи логической схемы (за время периода должно быть завершено срабатывание самой медленно действующей МОП-ячейки). Если паразитные емкости малы, времена заряда и разряда невелики, то можно увеличить частоту синхронизации, повышая тем самым быстродействие.

 

 

Рисунок 10.76 - Двухфазный динамический сдвиговый регистр

 

На рисунке 10.75 показана динамическая МОП-ячейка, реализующая операцию И-НЕ. Динамические МОП-схемы для других переключательных функций строятся аналогичным образом. На рисунке 10.76 приведена схема динамического сдвигового регистра, в котором паразитные емкости С 1 и С 2 выполняют роль соответственно главной и вспомогательной частей статического триггера.

Поскольку для динамической МОП-схемы на рисунке 10.74, а необходимы две последовательности синхроимпульсов φ 1 и φ 2, такие схемы называются схемами с двухфазной синхронизацией (или 2 φ -синхронизацией).

Транзисторы VT 1 и VT 4 (рисунок 10.74, а) называют передаточными вентилями, так как их функция заключается в передаче электрического заряда с одной паразитной емкости на другую. Необходимо отметить, что, если емкость С 3 не будет намного меньше емкости С 2, напряжение на С 3 может стать слишком низким, так как содержащийся на С 2 заряд в момент t 2 должен быть разделен между емкостями С 2 и С 3. (Этот процесс носит название распределения заряда.) Однако иногда на стадии разработки топологии бывает сложно точно задать величины паразитных емкостей. Кроме того, напряжение, до которого заряжается емкость С 3, обычно ниже, чем напряжение на емкости С 2, так как транзистор VT 4 запирается, когда разность потенциалов между затвором транзистора VT 4 и емкостью С 3 становится меньше порогового напряжения.

Рисунок 10.77 - Двухфазный квазистатический инвертор

 

Рассмотрим теперь двухфазные динамические МОП-схемы, значительно отличающиеся от описанных выше. Двухфазный квазистатический инвертор (рисунок 10.77) синхронизируется двумя последовательностями синхроимпульсов φ 1 и φ 2 и снабжен источником питания постоянного тока ЕС, который отсутствует в схемах на рисунках 10.74-10.76. Транзистор VT 2 заземлен. Допустим, что в момент t 0 (рисунок 10.77, б) входное напряжение Uвх меняется от высокого уровня (логической 1) до низкого (логического 0). В момент t 1 транзисторы VT 1 и VT 3 открываются вследствие воздействия синхроимпульса φ 1, и паразитная емкость С 1 разряжается через передаточный вентиль VT 1, а С 2 заряжается до высокого напряжения, близкого к напряжению источника питания постоянного тока ЕС. В момент t 2 передаточный вентиль VT 4 открывается под воздействием синхроимпульса φ 2 , в результате чего электрический заряд передается с емкости С 2 на емкость С 3.

Если топология разработана таким образом, что величина С 3 гораздо меньше С 2, выходное напряжение Uвх при этом переносе заряда не оказывается существенно меньшим, чем напряжение на С 2 до начала переноса. Допустим, что входное напряжение увеличивается. В момент t 3 транзисторы VT 1 и VT 3 открываются благодаря синхро-импульсу φ 1 . В этом случае емкость С 1 заряжается до высокого напряжения, а напряжение на емкости С 2 определяется соотношением сопротивлений транзисторов VT 3 и VT 2. Это напряжение не влияет на заряд (напряжение) емкости С 3, так как передаточный вентиль VT 4 заперт. (Уменьшение напряжения на С 2 по сравнению с его первоначальным значением в момент t 1 не играет роли.) Следует заметить, что в период времени между t 3 и t 4 от источника питания на землю через транзисторы VT 3 и VT 2 протекает постоянный ток. В данном случае не возникает проблемы обеспечения необходимого отношения между сопротивлениями транзисторов, как в статической МОП-схеме. В момент t 4 транзистор VT 3 запирается в связи с окончанием воздействия синхроимпульса φ 1, в результате емкость С 2 полностью разряжается через транзистор VT 2. В момент t 5 транзистор VT 4 открывается синхроимпульсом φ 2, так что емкость С 3 разряжается через транзисторы VT 4 и VT 2 на землю. В результате на выходе схемы появляется напряжение Uвых , представляющее собой инвертированное входное напряжение Uвх. Напряжение на емкости С 3 является входным для следующего каскада.

Рисунок 10.79 - Квазистатический динамический сдвиговый регистр (один разряд)

 

Хотя при выполнении описанной логической операции в схеме не течет ток от синхронизирующего источника питания, однако довольно длительное время, равное длительности одного из синхроимпульсов (от t 3 до t 4), а также в течение короткого времени, в момент t 1, в схеме протекает ток от источника питания Е С на землю. Таким образом, потребляемая мощность в этой схеме больше, чем в чисто динамических МОП-схемах, рассмотренных выше, но все-таки значительно меньше, чем в статических МОП-схемах.

На рисунках 10.78-10.80 показаны квазистатические динамические МОП-схемы, представляющие собой соответственно элемент ИЛИ-НЕ, разряд сдвигового регистра и фиксатор SR. В то время как для каждого разряда сдвигового регистра на статических МОП-схемах требуется триггер, для устройства, приведенного на рисунке 10.79, он не нужен.

Квазистатические схемы, приведенные на рисунках 10.77-10.80, хотя и потребляют бó льшую мощность, обладают следующими преимуществами по сравнению с динамическими схемами, приведенными на рисунках 10.74-10.76. Упрощается синхронизирующий источник питания, так как он соединен только с затворами полевых МОП-транзисторов, практически не потребляющих мощность, в то время как в динамических МОП-схемах синхронизирующий источник питания, размещаемый на том же кристалле, должен содержать очень мощные транзисторы, обеспечивающие большие токи включения и выключения для всех МОП-ячеек. Другим достоинством этих схем является возможность реализации сложных логических функций с помощью только одного уровня синхронизации φ 1 (рисунок 10.81). В схемах на рисунке 10.77, а и на рисунке 10.78 только одна ячейка, состоящая из транзисторов VT 1, VT 2 и VT 3 и управляемая последовательностью синхроимпульсов φ 1, соединена с передаточным вентилем VT 4, управляемым последовательностью синхроимпульсов φ 2. А на рисунке 10.81 показано, что для реализации сложной логической функции может быть сформирована небольшая схема из нескольких МОП-ячеек, каждая из которых управляется синхроимпульсами φ 1 и соединена с передаточным вентилем, управляемым синхроимпульсами φ 2. Заметим, что здесь не требуется включения передаточных вентилей между МОП-ячейками, составляющими эту функциональную часть схемы, которые необходимы в динамических схемах. В этом случае небольшая схема из МОП-ячеек работает как статическая МОП-схема в течение действия синхроимпульса φ 1. (В отличие от динамических схем здесь не обязательно производится предварительный заряд паразитных емкостей при подаче синхроимпульсов.) Следовательно, для каждой МОП-ячейки в этом случае должна быть обеспечена большая величина отношения между сопротивлениями нагрузочного и активного транзисторов. По этой причине схемы, представленные на рисунках 10.77-10.81, называют квазистатическими, хотя, как отмечено в описании рисунка 10.77, в них не возникает проблемы величины отношения сопротивлений транзисторов (за исключением схемы на рисунке 10.81) [13].

Рисунок 10.81 - Квазистатическая динамическая схема, реализующая

сложную логическую функцию

 

К другому классу квазистатических логических схем относятся схемы с предварительным зарядом, в которых за счет форсированного заряда выходной емкости ячейки ускоряется процесс перехода из состояния U 0 в состояние логической единицы U 1, который в схемах с отношением определяет основную инерционность.

Строго говоря, это не динамические схемы. Одна из них показана на рисунке 10.82. Синхронизирующие импульсы подаются на затвор полевого МОП-транзистора, являющегося нагрузкой и работающего в режиме обеднения. На интервале, на котором , осуществляется предварительный заряд (транзистор VT 1 работает в режиме обогащения), а на интервале производятся логические операции. Транзистор VT 1 работает как нагрузка с отношением в режиме обеднения. Поскольку в этой схеме сравнительно большое время нарастания сигнала (передний фронт импульса), характерное для МОП-структур с транзисторами, работающими в режимах обогащения/обеднения, заменяется на время форсированного предварительного заряда, схема обладает достаточно высоким быстродействием.

Метод предварительного заряда используется также в логических схемах на основе КМОП-транзистов. Одной из них является показанная на рисунке 10.83 принципиальная схема динамического вентиля на КМОП-сруктурах, известная под названием логическая схема типа «домино». Блок n- канальных полевых МОП-транзисторов рассчитывается как вентиль на МОП-структуре с транзисторами, работающими в режимах обогащения/ обеднения. Именно этот блок определяет логические функции устройства. Первоначально, когда на интервале, на котором сигнал тактовой частоты , через p- канальный МОП-транзистор, соединенный с источником питания UDD, происходит заряд паразитной емкости в точке А. Этот процесс называется предварительным зарядом или предзарядом. Затем, когда φ становится равным 1, заряд, накопленный в точке А (на выходе первого каскада), в зависимости от состояний на входах и от логической функции указанного выше блока или стекает (и потенциал емкости становится равным потенциалу «земля») или продолжает сохраняться. Состояния входов должны быть заданы до того, как φ станет равным 1. При p- канальный полевой МОП-транзистор запирается и повторный заряд разряженной емкости в точке А не происходит до тех пор, пока φ снова не станет равным 0. На выходе инвертора следующего каскада при появляется 0, а при или по-прежнему 0 или 1, что зависит то логической функции схемы и состояний на входах в тот момент, когда φ становится равным 1.

Схемы типа «домино» на КМОП-структурах строятся из нескольких последовательно соединенных схем типа показанной на рисунке 10.83. Если , то выход каждого каскада обязательно устанавливается в 0, а при логическая 1 последовательно передается с выхода предыдущего на вход последующего каскада, и пока состояние 1 не переходит в 0. Это напоминает картину «развала» фишек домино, откуда и произошло название схемы. КМОП-структура «домино» обладает следующими достоинствами. Она занимает относительно небольшую площадь, так как p- МОП часть каждой логической ячейки состоит из одного транзистора. Ей свойственно более высокое быстродействие (примерно в два раза) по сравнению со статической КМОП-структурой, рассмотренной выше. Это связано с уменьшением паразитных емкостей за счет использования в каждой ячейке одного p- МОП транзистора и буферирования каждой логической ячейки инвертором. Наконец, в этой схеме отсутствует дребезг (т. е. передача сигнала происходит без скачков), потому что в момент переключения на выходе каждой ячейки высокое напряжение либо сохраняется, либо понижается, а изменений напряжения с низкого на высокое с большой инерционностью не происходит.

К недостаткам схемы относится ограниченное количество степеней свободы при логическом проектировании, обусловленное выходным инвертором (сложность организации инверсной логики).

Динамические схемы на КМОП-структурах используются также для уменьшения размеров кристалла, так как в ряде случаев, особенно для схем последовательной логики, их топология упрощается.


Поделиться с друзьями:

mylektsii.su - Мои Лекции - 2015-2024 год. (0.011 сек.)Все материалы представленные на сайте исключительно с целью ознакомления читателями и не преследуют коммерческих целей или нарушение авторских прав Пожаловаться на материал