Главная страница Случайная страница КАТЕГОРИИ: АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторикаСоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника |
Вопрос 1. Дешифратор.
Дешифратор(декодер) представляет собой комбинационное устройство, в котором при каждой комбинации входных переменных формируется сигнал высокого или низкого уровня только на одном выходе. Дешифратор называется полным, если число выходов n равно числу возможных наборов сигналов на m входах, т.е. n =2 m. Неполный дешифратор имеет меньшее число выходов. Дешифратор может иметь стробирующий (управляющий) вход. Сигнал на этом входе разрешает или запрещает выполнение операции дешифрования. Работа дешифратора определяется таблицей истинности (табл. 10.1). Дешифратор реализует логические функции:
Он позволяет преобразовать четырехразрядный двоичный код, поступивший на входы А0...А3, в напряжение низкого уровня, появляющееся на одном из шестнадцати выходов
Таблица10.1
Примечание: здесь и далее x — любое значение сигнала.
Входы и можно использовать как логические, тогда микросхема ИД3 служит демультиплексором данных. Входы А0...А3 в этом случае используются как адресные, чтобы направить поток данных, принимаемых входами или , на один из выходов . Подобные задачи возникают при дистанционном управлении, в преобразователях последовательного кода в параллельный и т.п.
Принцип выбора “1 из n ” используется для управления индикаторами в устройствах отображения информации, в различных схемах распределителей импульсов по нескольким каналам (в данном случае - до 16). Как видно из рис.10.1, на выходе 1 высокий логический уровень появится только при кодовом наборе 0000, на выходе 2 - при наборах 1000 или 1010. Если в системах управления применяется генератор тактовых импульсов и четырехразрядный счетчик, то дешифратор можно использовать в качестве делителя частоты (см. рис.10.1) или формирователя импульсов (рис.10.2), благодаря цикличности " перемещения" логических уровней по выходам. Формирование конечной последовательности импульсов может осуществляться различными способами (см. рис.10.2). Например, на выходе 1 длительность сформированного импульса равна половине цикла, т.к. переключение
|