Защищенный режим

Процессоры архитектуры IA-32 обычно работают в защищенном режиме. На рис. 9.6.2 показано, как в этом режиме генерируется физический адрес памяти на основе содержимого базового и индексного регистров, а также содержащегося в команде значения смещения. Для получения 32-разрядного исполнительного ад­реса значение индексного регистра умножается на коэффициент масштабирова­ния, равный 1, 2, 4 или 8, затем результат прибавляется к содержимому базового регистра с учетом заданного в команде смещения. Четырнадцать старших битов одного из шести сегментных регистров определяют де­скриптор, используемый в качестве индекса в таблице дескрипторов сегментов, из которой извлекается 32-разрядный базовый адрес. Этот адрес прибавляется к исполнительному адресу внутри сегмента, вследствие чего получается 32-разряд­ный линейный адрес. Страничный блок, используя таблицу страниц, транслирует линейный адрес в 32-разрядный физический адрес.

Рис. 9.6.2. Формирование адреса в архитектуре IA-32

Таблицы страниц и дескрипторов сегментов довольно велики, поэтому они хранятся в основной памяти. Для обеспечения быстрой трансляции адресов мо­жет использоваться буфер быстрого преобразования адресов TLB. В таблицах дескрипторов сегментов содержатся поля прав доступа, а также поля границ сегментов, определяющие их максимальный размер. Этими парамет­рами управляет операционная система. Они нужны для защиты как операцион­ной системы, так и прикладных программ, находящихся в основной памяти. От­сюда и название данного режима работы процессора — «защищенный»

Сегменты и страницы используются для организации памяти одним из сле­дующих способов:

· в виде плоского адресного пространства, в котором исполнительный ад­рес играет роль физического;

· в виде одного или нескольких сегментов переменой длины (без разбиения на страницы);

· в виде 32-разрядного пространства памяти, разделенного на страницы объе­мом 4 Кбайт;

· в виде структуры, состоящей из сегментов и страниц.

32.Конвейерная обработка команд.