Оперативні запам’ятовуючі пристрої.

Для побудови ОЗП або ЗП з довільною вибіркою інформації використовується практично вся відома на сьогодні схемотехніка – ТТЛ, ЕЗЛ, (К)МОН, І²Л тощо. ВІС ОЗП виконується як статичні, так і динамічні.

Статичні запам’ятовувачі ВІС ОЗП – це двостанові комірки пам’яті – тригери, які крім зберігання одиниці біт інформації (1 або 0) дозволяють здійснювати операцію звертання . Вони є найбільш поширеними у практиці цифрової та мікропроцесорної техніки і застосовуються як регістри процесорів надоперативної та буферної пам’яті.

За технологічним виконанням статичні запам’ятовувачі розрізняють біполярні та польові. Біполярні запам’ятовувачі, хоч і мають серед статичних ОЗП найвищу швидкість ( нс), однак порівняно з польовими (на МОН-структурах) мають значно меншу інформаційну місткість і досить значну потужність споживання. Це пояснюється тим, що польові запам’ятовувачі займають на кристалі у кілька разів меншу площу, ніж біполярні, та й споживають менший струм.

На рис.8.1 зображено схему статичного запам’ятовувача на базі n-МОН-структури. Транзистори i утворюють тригер, а транзистори і – двонапрямлені ключі вводу/виводу даних, тобто звертання, . Резистори навантаження і *мають високі номінали опорів для забезпечення низького споживання у режимі зберігання.

* В інших запам’ятовувачах роль R1 і R2 виконують польові транзистори як динамічні опори навантаження.

Рис. 8.1. Комірка статичної пам’яті.

Схема запам’ятовувача має три інформаційні виводи, від логічних станів (0 або 1) на яких залежать той чи інший режим роботи. Зокрема, це два виводи (станів і тригера) шин розрядів в ШР“1” і ШР“0” і вивід вибірка схеми – шини адреси (ША).

У режимі запам’ятовування транзистори і закриті, у режимі звернення – відкриті. Режим запам’ятовування визначає низький потенціал на ША, а звертання – високий. В останньому випадку, коли транзистори і відкриті і стають провідними в обох напрямках, можна виконувати як запис, так і зчитування інформації.

У режимі запису на ШР“1” і ШР“0” встановлюється потрібні (високий або низький) рівні сигналів, які відкривають транзистор або , і запам’ятовувач (тригер) переходять в стан лог. 0 або лог. 1. При зчитуванні інформації із запам’ятовувача на ШР“1” і ШР“0” подається потенціал (високий) джерела живлення. У результаті цього розряджається паразитна ємність шин (ШР“1” або ШР“0”), яка зв’язана з відкритим транзистором( або ) тригера. У відкритому транзисторі потенціал на виході близький до нуля (наприклад, якщо відкритий, то , а , бо – закритий). Отже, при відповідній різниці потенціалів на розрядних шинах (ШР“1”=0, а ШР“0”=1 чи навпаки) дана інформація із запам’ятовувача буде зчитуватися на вихідні буферні підсилювачі шин.

Порівняно з іншими статичні запам’ятовувачі на КМОН-транзисторах споживають найменше потужності. У структурі ВІС ОЗП статичні запам’ятовувачі компонуються у прямокутну матрицю розміром (де – число – розрядних слів), яку називають накопичувачем ЗП. Кожний рядок накопичувача – це адресна шина (вибірки) ША, а стовпець – дві розрядні шини (звертання) ШР“1” і ШР“0” запам’ятовувача.

Динамічні запам’ятовувачі ВІС ОЗП. Їх також виконують на біполярних та польових транзисторах. Відмінність побудови схем динамічних запам’ятовувачів полягає у способі запам’ятовування двійкової інформації, який реалізується зарядом або розрядом паразитної ємності. Схему динамічного запам’ятовувача виконують на базі одного або трьох транзисторів. На відміну від статичного запам’ятовувача динамічний значно простіший і економічніший, бо вимагає вдвічі меншого числа транзисторів, і, отже, на однакових розмірах кристалу дозволяє вдвоє збільшити інформаційну місткість. Тому динамічні ОЗП дають змогу будувати ВІС надвеликих місткостей. Перевага динамічних запам’ятовувачів ще в тому, що їм не потрібне джерело живлення.

Оскільки значення паразитної ємності, як правило, не перевищує 0, 1пФ, стала часу розряду накопичувального конденсатора є досить значною – не менше 1мс. Тому, щоб розрізнити одиницю інформації (0 або 1), яка зберігається у вигляді заряду, необхідно її відновлювати, тобто регенерувати, причому з періодом регенерації не менше від 1мс. Це ускладнює схему запам’ятовувача і організацію структури ВІС ОЗП у цілому.

На рис.8.2, а, б показано схеми динамічних одно- та транзисторного запам’ятовувачів ОЩП, які найбільш поширені у ВІС ОЗП великої місткості (> 16К). В обох схемах запам’ятовувачів зберігання двійкової інформації здійснюється на конденсаторі , а транзистор відіграє роль перемикача, що передає заряд конденсатора у розрядну шину при зчитуванні або розряджає його при записі інформації.

а) б)

Рис. 8.2. Комірка статичної пам’яті.

Спільним для наведених тут схем на базі n-МОН-транзисторів динамічних запам’ятовувачів є також те, що для отримання можливості зчитувати інформацію конденсатор попередньо заряджають імпульсами високого рівня, які подають на ШР при активізації вибірки тобто при подачі високого рівня на ША.

Отже, записування інформації в однотранзисторному запам’ятовувачі відбувається подачею високого потенціалу на ШР на відкритий транзистор, а зчитування – струмом розряду конденсатора в ШР з руйнуванням інформації. У транзисторного запам’ятовувача накопичувальний конденсатор ізольований від ШР, і тому зчитування інформації відбувається без її руйнування. Проте через струми витікання у конденсаторі потрібна періодична регенерація інформації. Цей процес досягається подачею високого потенціалу на ША і спеціальною схемою регенерації, яку під’єднують до ШР.

Регенерація динамічного запам’ятовувача ОЩП здійснюється за кожним звертанням до нього. Схема регенератора-підсилювача автоматично виконує цей процес при звертанні до стовпця накопичувача з інтегралами близько сотні мікросекунд. Динамічні ОЗП побудовані так, що сам процес звертання до стовпця забезпечує регенерацію інформації в усіх його запам’ятовувачах.

Принцип побудови і структура ВІС ОЗП. Основний вузол ЗП – це матриця запам’ятовувачів, яку називають накопичувачем інформації. Відомо кілька способів об’єднання (організації) запам’ятовувачів у накопичувачі. Залежно від способу звертання до запам’ятовувачів розрізняють два найбільш поширених типи організації накопичувачів:

з однокоординатною (або послівною) вибіркою;

з двокоординатною вибіркою.

При однокоординатній вибірці реалізується пошук групи запам’ятовувачів за одною адресою, тобто однією шиною ША вибирається тільки одне з усіх nm-розрядне слово (тому іноді таку організацію ще називають послівною). Як показано на рис.8.3, а, такий накопичувач ОЗП має адресні шини ША₁, ША₂,..., ША_n, що з’єднані з кожним запам’ятовувачем однойменного і-го слова, і розрядні шини ШР₁, ШР₂,..., ШР_n, які з’єднані з однойменними j-м розрядом усіх слів. Крім того, існує ще спільна для всіх запам’ятовувачів шина звертання , сигнал на якій визначає режим звертання – запису або зчитування. Отже, при появі на одній з адресних шин ША_і сигналу вибірки і-го слова, наприклад при активному високому рівні, інформацію з кожного запам’ятовувача і-го рядка (тобто і-го слова) можна зчитувати шляхом активізації розрядних шин ШР₁, ШР₂, …, ШР_m.

Для запису слова, наприклад, у комірку запам’ятовувачів , слід активізувати другий рядок накопичувача, тобто адресну шину ША₂, а на всі розрядні шини ШР₁, ШР₂, …, ШР_m прикладати значення розрядів (0 або 1) записуваного слова. При цьому на шину треба подати сигнал дозволу на запис інформації. Після зчитування записаної інформації на вході розрядних буферів (вихідних підсилювачів ОЗП) з’являються рівні напруг, що відповідають значенням розрядів (0 або 1) зчитаного слова.

а) б)

Рис. 8.3. Структура ВІС ОЗП.

Розглянутий тип організацій накопичувача інформації має лише одну координату звертання до запам’ятовувачів, а саме – номер рядка накопичувача. Тому для однокоординатного накопичувача досить одного дешифратора адреси. Накопичувач з однокоординатною вибіркою називають ще двомірним – типу 2D, бо запам’ятовувачі у ньому розташовані на площині.

У структурній схемі накопичувача з двокоординатною вибіркою (рис.8.3, б) потрібну комірку запам’ятовувача шукають за допомогою двох адресних шин, − горизонтальних (по рядках) ШАХ і вертикальних (по стовпцях) ШАY, і розрядної шини ШР. Накопичувач за такою структурою має тривимірну будову і складається з накопичувачів розрядів, кожний з яких містить запам’ятовувачів. Отже, кожний накопичувач відповідає тільки за один однойменний розряд всіх слів, а кожне слово записується, зберігається і зчитується в усіх накопичувачах за ідентичною двокоординатною адресою .

Для запису слова у запам’ятовувач за адресою на входи адресних дешифраторів ШАХ і ШАY подаються відповідні коди , а двійкове значення слова – на спільні розрядні шини ШР₁, ШР₂, …, ШР_m. Аналогічно здійснюється зчитування записаного слова.

Розглянутий накопичувач ВІС ОЗП за особливістю організацій та принципом побудови називають ще тривимірним ОЗП з матрицевою організацією типу 3D.

Обидва типи накопичувачів ВІС ОЗП можуть бути як статичні, так і динамічні, тобто можуть базуватися на статичних чи динамічних запам’ятовувачах. Зрозуміло, що ця відмінність не впливає на розглянуті принципи організації накопичувачів. Деякого ускладнення зазнають динамічні накопичувачі, яким необхідна переодична регенерація запам’ятовувачів.

Типова структурна схема ВІС ОЗП зображена на рис.8.3, куди, крім основного вузла ОЗП – накопичувача, входять дешифратори адресних шин (ША) DCX і розрядних шин (РШ) DCY, що реалізують двокоординатну вибірку інформації, регістр адрес RGA; схема керування ОЗП, пристрій запису даних DI (від англ. Data Input) і пристрій зчитування записаних даних DO (від англ. Data Out). Дана організація ВІС більш властива для статичних ОЗП середньої швидкодії. Структура динамічних ВІС ОЗП (з динамічним накопичувачем) дещо ускладнена за рахунок регенерації.

Вхідні сигнали, що подають на ВІС ОЗП, розрізняють на інформаційні, адресні та керуючі. Інформаційні сигнали DI є носіями інформації, яка підлягає зберіганню у накопичувачі. Адресні сигнали подають на регістр адрес RGA (у мікросхемах ВІС адресні сигнали, як правило, подаються безпосередньо на дешифратор). За допомогою дешифраторів DCX i DCY ці сигнали визначають залежно від коду адреси місцезнаходження запам’ятовувача. Керуючі сигнали (з англ. Chip Select – вибір мікросхеми) і подаються на схему керування для визначення режимів роботи ВІС ОЗП: запису, зберігання та зчитування інформації.