Главная страница Случайная страница КАТЕГОРИИ: АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторикаСоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника |
Узлы ЭВМ
РЕГИСТР – это узел ЭВМ, предназначенный для приема, хранения и выдачи по команде числовых кодов. Регистры построены на триггерах и логических элементах. Наибольшее применение регистры находят в устройствах оперативной обработки информации. Регистр – это совокупность триггеров, число которых соответствует количеству разрядов в слове, и вспомогательных схем, обеспечивающих выполнение следующих операций: Сброс регистра Прием слова из другого устройства (регистра или сумматора) Передача слова в другой регистр Сдвиг слова вправо или влево Поразрядные логические операции. СЧЕТЧИКИ – это типовые узлы ЭВМ, предназначенные для подсчета импульсов, поступающих на их входы. Счетчики используются для образования последовательностей адресов команд для подсчета количества циклов.
СУММАТОРЫ – это электронные логические схемы, выполняющие суммирование двоичных чисел. Сумматор служит, прежде всего, центральным узлом арифметико-логического устройства компьютера, однако он находит применение также и в других устройствах машины. Многоразрядный двоичный сумматор, предназначенный для сложения многоразрядных двоичных чисел, представляет собой комбинацию одноразрядных сумматоров, с рассмотрения которых мы и начнём. Условное обозначение одноразрядного сумматора на рис. 3 При сложении чисел A и B в одном i -ом разряде приходится иметь дело с тремя цифрами: 1. цифра a i первого слагаемого; 2. цифра b i второго слагаемого; 3. перенос p i–1 из младшего разряда. В результате сложения получаются две цифры: 1. цифра c i для суммы; 2. перенос p i из данного разряда в старший. Рис. 3 Таким образом, одноразрядный двоичный сумматор есть устройство с тремя входами и двумя выходами, работа которого может быть описана следующей таблицей истинности:
Если требуется складывать двоичные слова длиной два и более бит, то можно использовать последовательное соединение таких сумматоров, причём для двух соседних сумматоров выход переноса одного сумматора является входом для другого. Например, схема вычисления суммы C = (с3 c2 c1 c0) двух двоичных трехразрядных чисел A = (a2 a1 a0) и B = (b2 b1 b0) может иметь вид:
|