Исследование работы полусумматоров и сумматоров

Арифметические сумматоры являются составной частью так называемых арифметико-логических устройств (АЛУ) микропроцессоров (МП). Они используются также для формирования физического адреса ячеек памяти в МП с сегментной организацией памяти. В программе EWB арифметические сумматоры представлены в библиотеке Digital двумя базовыми устройствами, полусумматором и полным сумматором, показанными на рисунке 1:

Рис.1

Они имеют следующие назначения выводов: А.В – входы суммируемых операндов, S – результат суммирования, C_o – выход переноса, C_i – вход переноса. Многоразрядный сумматор создается на базе одного полусумматора и n-полных сумматоров. В качестве примера на рис.2 приведена структура трехразрядного сумматора. На входы А1, А2, А3 и В1, В2, В3 подаются первое и второе слагаемые, а с выходов S1, S2, S3 снимается результат суммирования.

Рис.2

ЦЕЛЬ РАБОТЫ:

Познакомиться с принципами построения и работой полусумматоров, сумматоров и многоразрядных сумматоров на базе интегральных микросхем ТТЛ логики.

ХОД РАБОТЫ:

1.Используя элементы программы EWB собрать схему 4-разрядного сумматора, по аналогии со схемой 3-разрядного сумматора на рисунке 2. Ко всем входам полученной схемы подключить переключатели, а приборы индикации подключить как к входам, так и к выходам (аналогично одному разряду на рисунке 2).

2. Сложить два числа в соответствии с заданием преподавателя.

Контрольные вопросы:

1. Чем отличается полусумматор от полного сумматора?

2. Последовательные и параллельные сумматоры.