Арифметико-логическое устройство

В современных ЭВМ арифметико-логическое устройство не является самостоятельным схемотехническим блоком. Оно входит в состав микропроцессора, на котором строится компьютер. Однако знание структуры и принципов работы АЛУ весьма важно для понимания работы компьютера в целом. Для лучшего понимания этих вопросов проведем синтез арифметического устройства, предназначенного для выполнения только одной операции – умножения чисел с фиксированной запятой, заданных в прямом коде, со старших разрядов множителя [13]. В ходе этого процесса также обратим внимание на особенности использования рассмотренных выше основных элементов ЭВМ.

Синтез АЛУ проходит несколько этапов. Сначала необходимо выбрать формулу, по которой проводится операция, и составить алгоритм соответствующих вычислений. Исходя из алгоритма и формата исходных данных, следует определить набор составляющих АЛУ элементов. Затем нужно определить связи между элементами, установить порядок функционирования устройства и временную диаграмму управляющих сигналов, которые должны быть поданы на АЛУ от устройства управления.

Пусть операнды имеют вид:

[ X ]_пк = x₀.x₁x₂…x_n

[ Y ]_пк = y₀.y₁y₂…y_n

где x ₀, y ₀ – знаковые разряды

Операция умножения чисел с фиксированной запятой, заданных в прямом коде, со старших разрядов множителя выполняется по следующей формуле:

Sign Z = Sign X Sign Y

| Z | = y ₁•| X |•2^-1+ y ₂•| X |•2^-2 +…+ y_n •| X |2^{- n}

Пример:

[ X ]_пк = 0.1101; Sign X = 0

[ Y ]_пк = 1.1011; Sign Y = 1

Sign Z = 0 1 = 1

| X | = 0. 1 1 0 1

| Y | = 0. 1 0 1 1

y ₁ y ₂ y ₃ y ₄

₊0.00000000 | Z | = 0

y ₁= 1 0.01101000 1•| X |•2^-1

₊0.01101000 | Z | = | Z | + | X ||*2^-1

y ₂ = 0 0.00000000 0*| X |•2^-2

₊0.01101000 | Z | = | Z | + 0

y ₃ = 1 0.00011010 1•| X |•2^-3

₊0.10000010 | Z | = | Z | + | X |•2^-3

y ₄ = 1 0.00001101 1•| X |•2^-4

0.10001111 | Z | = | Z | + | X |•2^-4

Алгоритм вычислений представлен на рис.3.1.

Каждой переменной, представленной в алгоритме, в схеме должен соответствовать элемент хранения. Разрядность модуля произведения равна сумме разрядностей сомножителей. Умножение двоичного числа на 2^{- i} обеспечивается сдвигом этого числа вправо на соответствующее количество разрядов. Переход к анализу очередного разряда множителя (i = i + 1) может быть обеспечен сдвигом регистра множителя на один разряд вправо.

Исходя из этого, определим состав оборудования, необходимого для реализации АЛУ заданного типа для n = 4 (табл.3.1).

Структурная схема устройства представлена на рис.3.2.

Временная диаграмма управляющих сигналов, поступающих на арифметико-логическое устройство, показана на рис.3.3.

Таблица 3.1