Программируемые логические схемы (ч.1, 2)

1.1. Основные особенности языков описания аппаратных схем (Hardware Description Language) Синтезируемые и не синтезируемые конструкции. Основное отличие HDL от типичных языков программирования.

RTL (Register transfer level) подход к созданию цифровых схем. Комбинаторные процессы. Тактируемые процессы (регистры).

1.2. Элементная база программируемой логики. Внутренняя архитектура FPGA (Field Programmable Gate Array). Структура логического элемента. Вспомогательные блоки.

Сложные проекты. Использование готовых модулей для создания новых модулей. Прямое объявление (direct instatiation) на VHDL.

1.3. Среда разработки для программируемой логики. Основные элементы на примере разработки проекта.

Тестовые модули (testbench). Стимулы. Работы с файлами при создании стимулов на VHDL.

1.4. Заголовок(entity) и архитектура(architecture) блока на VHDL.

Тестовые модули (testbench). Назначение, внутренняя структура.

1.5. Создание цифровых автоматов на VHDL.

Использование библиотек. Структура библиотечного модуля на VHDL. Мегафункции и конфигурируемые ядра.

1.6. Использование библиотек на VHDL. Структура библиотечного модуля. Мегафункции и конфигурируемые ядра.

Среда разработки для программируемой логики. Основные элементы на примере разработки проекта

1.7. Тестовые модули (testbench). Назначение, внутренняя структура.

Создание цифровых автоматов.

1.8. Тестовые модули (testbench). Стимулы. Работы с файлами при создании стимулов.

Среда разработки для программируемой логики. Основные элементы на примере разработки проекта.

1.9. Сложные проекты на VHDL. Использование готовых модулей для создания новых модулей. Прямое объявление (direct instatiation) на VHDL.

Элементная база программируемой логики. Внутренняя архитектура FPGA (Field Programmable Gate Array). Структура логического элемента. Вспомогательные блоки.

1.10. RTL (Register transfer level) подход к созданию цифровых схем. Комбинаторные процессы. Тактируемые процессы (регистры).

Основные особенности языков описания аппаратных схем (Hardware Description Language) Синтезируемые и не синтезируемые конструкции. Основное отличие HDL от типичных языков программирования.

1.11. Элементная база программируемой логики. Внутренняя архитектура FPGA (Field Programmable Gate Array). Структура логического элемента. Вспомогательные блоки.

Основные особенности языков описания аппаратных схем (Hardware Description Language) Синтезируемые и не синтезируемые конструкции. Основное отличие HDL от типичных языков программирования.

1.12. Элементная база программируемой логики. Внутренняя архитектура FPGA (Field Programmable Gate Array). Структура логического элемента. Вспомогательные блоки.

1.13. Заголовок(entity) и архитектура(architecture) блока на VHDL.

Среда разработки для программируемой логики. Основные элементы на примере разработки проекта.

1.14. Создание цифровых автоматов на VHDL.

Заголовок (entity) и архитектура (architecture) блока на VHDL.

1.15. Использование библиотек. Структура библиотечного модуля на VHDL Мегафункции и конфигурируемые ядра.

Создание цифровых автоматов на VHDL

1.16. Использование библиотек. Структура библиотечного модуля. Мегафункции и конфигурируемые ядра на VHDL.

1.17. Тестовые модули (testbench). Назначение, внутренняя структура на VHDL

RTL (Register transfer level) подход к созданию цифровых схем. Комбинаторные процессы. Тактируемые процессы (регистры).

1.18. Сложные проекты. Использование готовых модулей для создания новых модулей. Прямое объявление (direct instatiation).

Тестовые модули (testbench). Стимулы. Работы с файлами при создании стимулов.

1.19. RTL (Register transfer level) подход к созданию цифровых схем. Комбинаторные процессы. Тактируемые процессы (регистры).

Сложные проекты. Использование готовых модулей для создания новых модулей. Прямое объявление (direct instatiation).

1.20. RTL (Register transfer level) подход к созданию цифровых схем. Комбинаторные процессы. Тактируемые процессы (регистры).