Архитектура последовательного интерфейса КР580ИК51

Вспомогательные устройства микропроцессорных систем

Тема 3

Для успешной работы микропроцессора необходимы вспомогательные устройства, обеспечивающие передачу информации, подключение датчиков и исполнительных механизмов и других внешних устройств (ВУ).

Совокупность всех БИС, объединенных для решения задачи управления технологическим процессом, называют микропроцессорной системой (МПС). В состав базового комплекта серии КР580 входят следующие БИС:

программируемый последовательный интерфейс КР580ИК51;

программируемый таймер КР580ВИ53;

программируемый параллельный интерфейс КР580ВВ55;

программируемый контроллер прямого доступа к памяти КР580ВТ57:

программируемый контроллер прерываний КР580ВН59;

генератор тактовых импульсов КР580ГФ24;

системный контроллер и шинный формирователь КР580ВК28;

буферные регистры КР580ИР86 и КР580ИР87.

Принципиальные схемы подключения БИС к МПС приведены в гл.4.

Большая интегральная схема (БИС) последовательного интерфейса КР580ИК51 представляет собой универсальный синхронно-асинхронный приемопередатчик (УСАПП) и предназначена для организации обмена между МП и ВУ в последовательном формате (рис.3.1). УСАПП может принимать информацию с 8-разрядной шины данных МП и передавать их в последовательном формате периферийным устройствам, а также получать последовательные данные от периферии и преобразовывать их в параллельную форму для передачи в МП.

Обмен данными производится в асинхронном режиме со скоростью передачи до 9, 6К бит/с или в синхронном - со скоростью до 56К бит/с. Длина передаваемых символов составляет от 5 до 8 бит. При передаче в МП символов длиной менее 8 бит неиспользуемые биты заполняются нулями. Формат символа включает также служебные биты и необязательный бит контроля по четности (нечетности). Упрощенная структурная схема УСАПП приведена на рис. 3.1.а. В состав БИС входят буфер передатчика (TBF) со схемой управления передатчиком (TCU), предназначенные для приема данных от МП и выдачи их в последовательном формате на выход TxD, буфер приемника (RBF) со схемой управления приемником (RCU), выполняющие прием последовательных данных со входа RxD и передачу их в МП в параллельном формате; буфер данных (BD), представляющий собой параллельный 8-разрядный двунаправленный регистр с трехстабильными каскадами и служащий для обмена данными и управляющими словами между МП и УСАПП; блок управления записью/чтением (RWCU), принимающий управляющие сигналы от МП и генерирующий внутренние сигналы управления; блок управления модемом (MCU), обрабатывающий управляющие сигналы, предназначенные для ВУ.

Назначение входных, выходных и управляющих сигналов УСАПП приве­дено при описании выводов микросхемы в табл. 3.1.

Основные сигналы управления рабо­той УСАПП подаются на блок RWCU от МП и определяют вид обрабатываемой информации и направление передачи (табл. 3.2.). Подключения УСАПП к шинам микропроцессора пока­зана на рис. 3.1, б.

Таблица 3.1. Описание выводов УСАПП

Таблица 3.2. Операции, определяемые сигналами