Описание регистров adcsra, ADCW, admux

· Бит 7 – ADEN: ADC Enable – Разрешение АЦП. Установка данного бита в состояние 1 разрешает работу АЦП. Очистка бита запрещает работу АЦП. Запрещение АЦП в процессе преобразования прекращает преобразование.

· Бит 6 – ADSC: ADC Start Conversion – Запуск преобразования. В режиме однократного преобразования для запуска каждого цикла преобразования необходимо устанавливать бит ADSC в состояние 1. В циклическом режиме бит ADSC устанавливается в состояние 1 только при запуске первого цикла преобразования. Каждый раз после первой установки бита ADSC, выполненной после разрешения ADC или одновременно с разрешением ADC, будет выполняться пустое преобразование, предшествующее активируемому преобразованию. Это пустое преобразование активирует АЦП. ADSC будет сохранять состояние 1 в течение всего цикла преобразования и сбрасывается по завершении преобразования.

· Бит 5 – ADATE: ADC Auto Trigger Enable – Выбор режима работы АЦП. В микроконтроллере Atmega8535 запуск АЦП возможен не только по команде пользователя, но и по прерыванию от некоторых периферийных устройств, имеющихся в составе микроконтроллера. Для выбора режима работы используется разряд ADATE регистра ADCSRA и разряды ADTS2..0 регистра специальных функций SFIOR.

Если разряд ADATE сброшен в «0», АЦП работает в режиме одиночного преобразования. Если же разряд ADATE установлен в «1», функционирование АЦП определяется содержимым разрядов ADTS2...0 согласно табл. 21.

· Бит 4 - ADIF: ADC Interrupt Flag - Флаг прерывания АЦП. Данный бит устанавливается в состояние 1 по завершению преобразования и обновления регистров данных. Прерывание по завершению преобразования АЦП выполняется, если в состояние 1 установлены бит ADIE и I-бит регистра SREG. Бит ADIF сбрасывается аппаратно при выполнении подпрограммы обработки соответствующего вектора прерывания. Кроме того, бит ADIF может быть очищен записью во флаг логической единицы.

· Бит 3 – ADIE: ADC Interrupt Enable - Разрешение прерывания от АЦП. При установленных в состояние 1 бите ADIE и I-бите регистра SREG активируется прерывание по завершению преобразования АЦП.

· Биты 2…0 – ADPS2…ADPS0: ADC Prescaler Select Bits – Выбор коэффициента предварительного деления. Данные биты определяют коэффициент деления частоты XTAL для получения необходимой тактовой частоты АЦП (см. табл. 22).

Таблица 22. Выбор коэффициента предварительного деления

АЦП может работать в двух режимах: режиме однократного преобразования и режиме циклического преобразования.

В режиме однократного преобразования каждое преобразование инициируется пользователем.

В режиме циклического преобразования AЦП осуществляет выборку и обновление содержимого регистра данных AЦП непрерывно.

Выбор режима производится битом ADATE (5-ый бит = «0» - запуск по команде пользователя; «1» - по прерыванию от некоторых периферийных устройств – в зависимости от состояния разрядов ADTS2..0 регистра специальных функций SFIOR) регистра состояния и управления ADCSRA.

Работа AЦП разрешается установкой в состояние 1 бита ADEN (7-ой бит) в регистре ADCSRA.

Биты 7, 6 – REFS1: REFS0: Reference Selection Bits – Выбор источника опорного напряжения. Как указано в таблице (см. табл. 20), внутренний источник опорного напряжения подключается к выводу AREF микроконтроллера. Поэтому при его использовании к выводу AREF можно подключить внешний фильтрующий конденсатор для повышения помехозащищенности.

Таблица. Выбор источника опорного напряжения

· Бит 5 – ADLAR: ADC Left Adjust Result – Выравнивание результата преобразования влево. По умолчанию результат преобразования выравнивается вправо (старшие 6 разрядов регистра ADCH незначащие). Однако он может выравниваться и влево (младшие 6 разрядов регистра ADCL незначащие). Если разряд ADLAR регистра ADMUX установлен в «1», результат преобразования выравнивается по левой границе 16-разрядного слова, если обращен в «0» – по правой границе.

· Биты 4.. 0 – MUX4.. MUX0: Analog Channel Select Bits 2-0 – Биты выбора аналогового канала. Состояние данных битов определяет, какой из восьми аналоговых каналов (0 – 7) будет подключен к АЦП, а также различные варианты подключения каналов с дифференциальным входом, в том числе с предварительным усилением входного сигнала с коэффициентом 10 или 200.

АЦП имеет свой флаг и вектор прерывания. Флаг запроса ADIF устанавливается при завершении преобразования.

АЦП включает делитель частоты, который формирует для него тактовый сигнал из синхросигнала процессора. АЦП работает с тактовой частотой в диапазоне от 50 до 250 кГц.

Биты ADPS0 – ADPS2 регистра состояния и управления ADCSRА используются для формирования тактовой частоты АЦП из сигнала XTAL. Делитель частоты работает, когда установлен бит ADEN.

При запуске АЦП установкой бита ADSC преобразование начинается по заднему фронту импульса синхросигнала АЦП. Один такт синхросигнала требуется на выборку-сохранение аналогового сигнала, после чего 13 циклов затрачивается на собственно преобразование и запись результата в регистры ADCL, ADCH.