Интерфейс микросхем памяти

Линии адреса служат для выбора адреса ячейки памяти, а линии данных - для чтения и для записи ее содержимого. Необходимый режим работы определяется состоянием специального вывода W rite E nable (Разрешение Записи). Низкий уровень сигнала WE готовит микросхему к считыванию состояния линий данных и записи полученной информации в соответствующую ячейку, а высокий, наоборот.

Адреса Столбцов и строк матрицы передаются по одним и тем же адресным линиям и сопровождаются сигналами # RAS (от row address strobe - строб адреса строки) и # CAS (от column address strobe - строб адреса столбца) соответственно. В спокойном состоянии на обоих выводах поддерживается высокий уровень сигнала, что говорит микросхеме: никакой информации на адресных линиях нет и никаких действий предпринимать не требуется.

При чтении ячейки памяти, контроллер преобразует физический адрес в пару чисел - номер строки и номер столбца, а затем посылает первый из них на адресные линии. Дождавшись, когда сигнал стабилизируется, контроллер сбрасывает сигнал #RAS в низкий уровень. Микросхема считывает этот адрес и подает на соответствующую строку матрицы электрический сигнал. Все транзисторы, подключенные к этой строке, открываются, и конденсаторы этой строки подключатся к входам чувствительного усилителя. Чувствительный усилитель декодирует всю строку, преобразуя ее в последовательность нулей и единиц, и сохраняет полученную информацию в специальном буфере. После этого контроллер подает на адресные линии номер колонки и, дав сигналу стабилизироваться, сбрасывает #CAS в низкое состояние. Микросхема преобразует номер колонки в смещение ячейки внутри буфера. Эта информация передается на линии данных. Контроллер считывает состояние линий данных, дезактивирует сигналы RAS и CAS, устанавливая их в высокое состояние, а микросхема производит перезарядку внутренних цепей и восстановительную перезапись строки.

Задержка между подачей номера строки и номера столбца на техническом жаргоне называется " RAS to CAS delay " (на сухом официальном языке - tRCD). Задержка между подачей номера столбца и получением содержимого ячейки на выходе - " CAS delay " (или tCAC), а задержка между чтением последней ячейки и подачей номера новой строки - " RAS precharge " (tRP).

Принцип действия чтения DRAM для простого массива 4 на 4

Принцип действия записи DRAM для простого массива 4 на 4