Sdram (synchronous DRAM) - синхронная DRAM

Появление микропроцессоров с шинами на 100 MHz привело к радикальному пересмотру механизма управления памятью, и подтолкнуло конструкторов к созданию синхронной динамической памяти - SDRAM (Synchronous-DRAM). Как и следует из ее названия, микросхемы SDRAM памяти работают синхронно с контроллером, что гарантирует завершение цикла в строго заданный срок. Кроме того, номера строк и столбцов подаются одновременно, с таким расчетом, чтобы к приходу следующего тактового импульса сигналы уже успели стабилизироваться и были готовы к считыванию.

Так же, в SDRAM реализован усовершенствованный пакетный режим обмена. Контроллер может запросить как одну, так и несколько последовательных ячеек памяти, а при желании - всю строку целиком! Это стало возможным благодаря использованию полноразрядного адресного счетчика уже не ограниченного, как в BEDO, двумя битами.

Другое усовершенствование. Количество матриц (банков) памяти в SDRAM увеличено с одного до двух (а, в некоторых моделях, и четырех). Это позволяет обращаться к ячейкам одного банка параллельно с перезарядкой внутренних цепей другого, что вдвое увеличивает предельно допустимую тактовую частоту. Помимо этого появилась возможность одновременного открытия двух (четырех) страниц памяти, причем открытие одной страницы (т.е. передача номера строки) может происходить во время считывания информации с другой, что позволяет обращаться по новому адресу столбца ячейки памяти на каждом тактовом цикле.

В отличие от FPM-DRAM\EDO-DRAM\BEDO, выполняющих перезарядку внутренних цепей при закрытии страницы (т.е. при дезактивации сигнала RAS), синхронная память проделывает эту операцию автоматически, позволяя держать страницы открытыми столь долго, сколько это угодно.

Наконец, разрядность линий данных увеличилась с 32 до 64 бит, что еще вдвое увеличило ее производительность! Формула чтения произвольной ячейки из закрытой строки для SDRAM обычно выглядит так: 5-1-x-x, а открытой так: 3-1-х-х.

Рисунок 5 Временная диаграмма, иллюстрирующая работу современных типов памяти

DDR SDRAM, SDRAM II (Double Data Rate SDRAM)
SDRAM с удвоенной скоростью передачи данных

Дальнее развитие синхронной памяти привело к появлению DDR-SDRAM - Double Data Rate SDRAM (SDRAM удвоенной скорости передачи данных). Удвоение скорости достигается за счет передачи данных и по фронту, и по спаду тактового импульса (в SDRAM передача данных осуществляется только по фронту). Благодаря этому эффективная частота увеличивается в два раза - 100 MHz DDR-SDRAM по своей производительности эквивалента 200 MHz SDRAM. Правда, по маркетинговым соображениям, производители DDR-микросхем стали маркировать их не тактовой /* рабочей */ частой, а максимально достижимой пропускной способностью, измеряемой в мегабайтах в секунду. Т.е. DDR-1600 работает вовсе не 1.6 GHz (что пока является недостижимым идеалом), а всего лишь на 100 MHz. Соответственно, DDR? 2100 работает на частоте 133 MHz.

Претерпела изменения и конструкция управления матрицами (банками) памяти. Во-первых, количество банков увеличилось с двух до четырех, а, во-вторых, каждый банк обзавелся персональным контроллером (не путать с контроллером памяти!), в результате чего вместо одной микросхемы мы получили как бы четыре, работающих независимо друг от друга. Соответственно, максимальное количество ячеек, обрабатываемых за один такт, возросло с одной до четырех.

Что же нового появилось в технологии DDR2 SDRAM? А ничего! Это просто эволюционное и не более развитие старой технологии. Если раньше у нас внутренняя шина была вдвое большей разрядности, чем внешняя, то теперь она стала вчетверо больше. А возросшую пропускную способность чипа стали передавать по внешней шине с удвоенной частотой. Именно частотой, а не удвоенной скоростью передачи. То есть применялась технология DDR, но на большей частоте никаких там QDR (Quad Data Rate, учетверенная передача данных) не стало. Как следствие, чип стал работать на вдвое меньшей частоте при одинаковой пропускной способности. Так, если в DDR400 чип работал на частоте 200 МГц, внутренняя шина передачи была вдвое больше, внешняя же частота составляла 200 МГц, то в DDR2-400 все то же самое, только частота чипа вдвое меньше, а ширина внутренней шины – во столько же раз больше. Соответственно, в DDR2-800 частота чипа будет 200 МГц, частота внешней шины 400 МГц с технологией DDR. Получается DDR2-800. В DDR3-800 частота снова станет 100 МГц, шина внутренняя будет уже в восемь раз больше, а частота внешняя не изменится, так и оставшись равной 400 МГц. Таким образом, видно, что частота передачи данных зависит только от пропускной способности и не зависит от технологии. Все «хитрости» сокрыты внутри чипа. Соответственно, что будет происходить в памяти DDR4 и DDR5 можно уже догадаться. Отсюда понятно, что с каждым новым поколением DDR все больше увеличивается длина минимального пакета данных. Если в DDR мы не могли с одного модуля считать менее 128 бит данных, то с DDR2 считывается уже не менее 256 бит (Burst length=4), с DDR3 – не менее 512 бит. Как было сказано, 2n-prefetch архитектура показывает, сколько данных за раз выбирается при чтении. Для DDR n=1 минимальной является выборка двух пакетов. Для DDR2 уже n=2, 2 в степени 2 равно 4 – такова ее минимальная выборка. Для DDR5 будет два в пятой степени, что ставит 32 пакета, а это 2048 бит. Отсюда следует еще один вывод – для разделения на мелкие пакеты для передачи и слияния их при записи требуется все большее число линий адреса столбца. Потому число столбцов должно расти с каждым новым поколением DDR, а вместе с ним и объем страницы памяти, чтобы предвыборка не выбирала всю страницу при чтении из усилителей.