БІЛЕТ № 17

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого представлена логічним виразом

Out=A and not B or (B and D)

Кожен з логічних елементів, що застосовуються в схемі, слід реалізувати у вигляді окремого об’єкту (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних операторів задані в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму включення entity.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Значення затримок в елементах

2. Визначити струм і₁ в колі при дії напруги пілкоподібної форми та параметрах r₁ = 5 Ом; r₂ = 10 Ом; L = 100 Гн.

3. За допомогою карти Карно мінімізувати функцію (7, 1, 4, 2, 6, 5).

4. Штучне освітлення та його види.