БІЛЕТ № 10

1. Розробити поведінкову VHDL-модель цифрового пристрою, логічна структура якого наводиться на рисунку. Кожен з логічних елементів, що застосовуються в схемі, слід реалізовувати у вигляді окремого об’єкта (entity) з урахуванням затримок часу при спрацюванні елементів, величини яких для кожного з типів логічних елементів задано в таблиці. Формування VHDL-моделі головного пристрою з структурних компонентів слід здійснювати за допомогою механізму компонентів та конфігурацій.

Для розробленої VHDL-моделі цифрового пристрою створити випробувальний стенд за допомогою якого перевірити правильність роботи пристрою при всіх можливих комбінаціях його вхідних сигналів. Частоту надходження вхідних векторів у випробувальному стенді визначити на основі обчислення максимального часу обновлення сигналу на виході спроектованого пристрою. У відповідь включити VHDL-коди випробувального стенду, розробленого пристрою та його компонентів, а також результати проведеного модельного експерименту, представлені у вигляді часових діаграм для вхідних, та вихідних сигналів пристрою.

Для розв’язання поставленої задачі слід використовувати середовище Active-HDL. В процесі роботи дозволяється використовувати засоби автоматичного генерування коду.

Логічна схема пристрою

Значення затримок в елементах Елемент Величина затримки Затримка наростання, нс Затримка спаду, нс AND     OR     XOR     NOT

2. Дві котушки з’єднані послідовно і підключені до джерела синусоїдальної напруги . При зустрічному включенні котушок струм в колі дорівнює 2 А, а споживана потужність 120 Вт. При узгодженому включенні струм в колі 1, 2 А. Визначити взаємну індуктивність котушок.

3. Розробити програму, що реалізує передачу даних за допомогою UART. Необхідно передати в асинхронному режимі пакет даних з 32 байт зі швидкістю 19200 бод. Адреса початку пакета – 30h. Тактова частота мікроконтролера дорівнює 16 МГц.

4. Захисне заземлення.