Инвертирующие вентили на МДП-транзисторах

Устройства, в которых цепи возбуждения и цепи нагрузки объединены в одной инвертирующей схеме, называются инвертирующими вентилями. Схемы таких вентилей, выполняемых на КМОП-структурах, а также на структурах с МОП-транзисторами, работающими в режимах обогащения/обеднения, представлены на рисунке 10.55. Активная схема представляет собой последовательно-параллельную схему из полевых МОП-транзисторов. Логические функции вентилей реализуются путем соединения их выхода с «землей» в соответствии с комбинацией сигналов на их входах. Схемы на МОП-транзисторах, работающих в режимах обогащения/обеднения, представляют собой логические схемы с отношением, и в них заземление выхода должно осуществляться посредством транзисторов с сопротивлением, достаточно малым по сравнению с сопротивлением нагрузочного полевого транзистора.

Рисунок 10.55 - Структуры вентилей-инверторов: а – на транзисторах, работающих

в режимах обогащения/обеднения; б – на КМОП транзисторах

В КМОП-структурах выход ИС может быть заземлен или соединен с источником питания U _и.п , так как обычно нагрузочная и активная схемы КМОП-структуры работают в паре, т. е. комплементарно. Однако в некоторых случаях специально проектируется схема, в которой выход не соединяется ни с источником питания, ни с «землей». При таком режиме на выходе имеет место так называемое «плавающее» состояние, т. е. высокоомное состояние, не соответствующее ни логической 1, ни логическому 0. Использование этого состояния позволяет реализовать схемы с тремя состояниями на выходе, используемые в тех случаях, когда к шине или магистрали подключаются несколько источников сигналов.

Рассмотрим логические элементы на n- канальных транзисторах. Эти элементы содержат m активных транзисторов и один пассивный. В элементе И-НЕ активные транзисторы включаются последовательно (рисунок 10.56, а). Если хотя бы на один из входов подается напряжение низкого уровня U ⁰, то соответствующий активный транзистор закрыт, ток через пассивный транзистор не протекает и на выходе устанавливается напряжение высокого уровня U ¹ = U _и.п1 . Если на все входы поступает напряжение U ¹, то все активные транзисторы открыты и на выходе устанавливается U ⁰.

На рисунке 10.56, б приведен возможный топологический вариант элемента, иллюстрирующий принципы проектирования МДП-микросхем [1]. Он содержит четыре области n⁺- типа; исток И_{а 1} транзистора VT_{а 1}, сток транзистора VT_{а 1}, совмещенный в одну область (С_{а 1}, И_{а 2}) с истоком транзистора VT_{а 2}, сток транзистора VT_{а 2}, совмещенный в одну общую область (С_{а 2}, И _п) с истоком пассивного транзистора, и сток С _п пассивного транзистора. Совмещение позволяет снизить площадь, занимаемую ЛЭ на кристалле. Если выполнять транзисторы отдельно и соединять сток первого с истоком второго, а сток второго с истоком пассивного транзистора проводниками, то площадь получится в 3 раза больше.

Рисунок 10.56 - Электрическая (а) и топология (б) 2И-НЕ элемента на МДП-транзисторах

Затворы активных транзисторов (З_{а 1}, З_{а 2}) выполнены из поликремния, который используется в качестве входных проводников. Поликремниевый затвор пассивного транзистора (З_Н) соединен с его истоком (областью С_{а 2}, И _п) металлическим проводником (Al), который является одновременно и выходным. Контакты между проводниками и n⁺- областями или поликремниевыми слоями обозначены SA. Длина канала L_a выбирается минимальной, а ширина W_B – в несколько раз больше для получения достаточно большого тока и высокого быстродействия. Пассивный нагрузочный транзистор имеет бó льшую длину L_Н и меньшую ширину W_Н канала, так как он должен иметь меньшую удельную крутизну .

В отличие от инвертора в логическом элементе И-НЕ вместо одного включены последовательно m активных транзисторов, которые при той же структуре и напряжениях дают в m раз меньший ток. Поэтому ЛЭ имеет приблизительно те же характеристики и параметры, что и инвертор, если ввести эффективную удельную крутизну активного транзистора . Передаточная характеристика, напряжение U ⁰ и помехо- устойчивость ЛЭ определяются отношением . Для сохранения их неизменными ЛЭ должен иметь параметр в m раз меньше, чем у инвертора. Этого можно достигнуть, увеличив b_a, но тогда будет расти площадь транзисторов. На практике уменьшают b_Н (ток пассивного транзистора), однако при этом пропорционально m увеличивается время переключения и быстродействие получается значительно хуже, чем у инвертора. Если не изменять геометрию пассивного транзистора, то быстродействие сохраняется, но повышается напряжение U ⁰ и снижается помехоустойчивость.

На рисунке 10.57, а показана схема логического элемента ИЛИ-НЕ с параллельно включенными активными транзисторами. Если хотя бы на один из входов подается напряжение U ¹, то соответствующий активный транзистор открыт и на выходе устанавливается напряжение U ⁰. Если на все входы поступает напряжение U ⁰, то все активные транзисторы закрыты и на выходе устанавливается напряжение источника питания, соответствующее U ¹. На рисунке 10.57, б приведен пример топологии. Структура содержит три области n⁺- типа: И_{а 1}, И_{а 2} – совмещения истоков обоих активных транзисторов, С_{а 1}, С_{а 2}, И _п – совмещения их стоков и истока пассивного транзистора, С_Н – сток нагрузочного пассивного транзистора.

Если на одном из входов поддерживать напряжение U ⁰, а на другой подавать изменяющееся напряжение, то передаточная характеристика, напряжения U ⁰, U ¹ и помехоустойчивость будут такими же, как у инвертора (при тех же и пороговых напряжениях транзисторов). Этот случай является худшим с точки зрения параметров. В другом возможном случае, когда напряжения на обоих входах изменяются одновременно, напряжение U ⁰ уменьшается и помехоустойчивость увеличивается. Средняя задержка (в худшем случае) несколько больше, чем для инвертора. В нагрузочную емкость С_Н вместо емкости сток-подложка одного активного транзистора теперь входит в m раз большая емкость параллельно включенных транзисторов. Однако она составляет обычно лишь малую часть общей емкости С_нагр. Поэтому в отличие от элемента И-НЕ быстродействие элемента ИЛИ-НЕ выше и мало зависит от числа его входов, что приводит к предпочтению использования базиса ИЛИ-НЕ в СБИС на основе n- МДП транзисторов с D-нагрузкой.

Рисунок 10.57 - Электрическая схема (а) и топология вентиля 2ИЛИ-НЕ

на МДП-транзисторах с D-нагрузкой

Рассмотренные примеры показывают, что ЛЭ на МДП-структурах проще, чем на биполярных, и содержат меньшее число транзисторов. Это обусловлено тем, что МДП-транзистор имеет бесконечное входное сопротивление и управляется напряжением, а не током. Дополнительные преимущества, проявляющиеся в других схемах, связаны с симметрией транзистора – он может пропускать ток в обоих направлениях и действовать как двунаправленный ключ. Эти достоинства вместе с отмеченными особенностями топологии (совмещение нескольких транзисторов, использование слоев поликремния в качестве соединений, отсутствие резисторов) и малой площадью транзисторов позволяют достигнуть высоких значений плотности элементов и степени интеграции. Для n- канальных микросхем степень интеграции на порядок выше, чем для биполярных при достаточно высоком быстродействии (t _зд.ср = 1…10 нс).

Теперь рассмотрим логические элементы на комплементарных транзисторах (КМДП). Для реализации функции И-НЕ применяется последовательное включение n- канальных и параллельное включение p- канальных транзисторов (рисунок 10.58, а). При тех же геометрических размерах транзисторов, что и в инверторе, ток, задаваемый n- канальными транзисторами в открытом состоянии, уменьшается в m раз, а ток, задаваемый p- канальными транзисторами, увеличивается в m раз. Поэтому ЛЭ И-НЕ имеет характеристики и параметры, близкие к инвертору, эффективная удельная крутизна транзисторов которого , . С ростом m параметр уменьшается, передаточная характеристика сдвигается вправо и уменьшается помехоустойчивость . При m ≥ 5 помехоустойчивость стремится к . Если этого недостаточно, надо увеличивать ширину канала транзисторов VT_n (W_n > W_p) для повышения .

С увеличением m время t ^{1, 0} линейно возрастает, а t ^{0, 1} во столько же раз убывает, поэтому средняя задержка изменяется сравнительно медленно. При одинаковых размерах транзисторов (W_n = W_p) величина t _зд.ср для m = 1 и m = 4 отличается в 1, 3 раза. Таким образом, элемент И-НЕ на комплементарных транзисторах характеризуется гораздо более слабой зависимостью быстродействия от m по сравнению с элементом на n- канальных транзисторах. Для больших m (более 4…5) t ^{0, 1} становится меньше, чем t ^{1, 0}, и средняя задержка возрастает пропорционально m.

Рисунок 10.58 - Электрические схемы вентиля 2И-НЕ (а) и 2ИЛИ-НЕ (б)

на комплементарных МДП-транзисторах

Для реализации функции ИЛИ-НЕ применяется параллельное включение n- канальных и последовательное включение p- канальных транзисторов (рисунок 10.58, б). Логический элемент ИЛИ-НЕ имеет характеристики и параметры, близкие к характеристикам и параметрам инвертора с эффективной удельной крутизной транзисторов , . С ростом m передаточная характеристика сдвигается влево и уменьшается помехоустойчивость , стремящаяся в пределе (при ) к U _{пор. n}. Время t ^{0, 1} линейно возрастает, а время t ^{1, 0} убывает. При одинаковых геометрических размерах транзисторов t ^{0, 1} значительно больше t ^{1, 0}, даже если m = 1. Поэтому средняя задержка увеличивается примерно пропорционально m, т. е. гораздо сильнее, чем в элементе И-НЕ.

Оптимальным с точки зрения быстродействия является соотношение . Для m = 2…4, получаем , т. е. размеры p- канальных транзисторов должны быть существенно больше, чем n- канальных. Это ведет к росту площади, занимаемой ЛЭ на кристалле, и повышению нагрузочной емкости (по сравнению с элементом И-НЕ). Поэтому даже в оптимальном случае быстродействие элементов ИЛИ-НЕ (в предположении, что они нагружены на подобные ЛЭ) примерно в 2 раза хуже, чем элементов И-НЕ. В этой связи логическое проектирование КМДП-микросхем предпочтительнее в базисе И-НЕ.

Топологические структуры КМДП-элементов и ЛЭ на n- канальных транзисторах имеют сходство: применяется совмещение транзисторов с одинаковыми типами каналов, поликремниевые слои используются в качестве соединений и др. Например, в схеме на рисунке 10.58, а сток транзистора VT_{n 1} совмещается в одну область с истоком транзистора VT_{n 2} ; совмещаются в одну область истоки транзисторов VT_{p 1} , VT_{p 2} , а их стоки – в другую. В микросхемах на кремниевых подложках транзисторы VT_{p 1} , VT_{p 2} размещаются в одном кармане.

Пример топологии трехвходового вентиля ИЛИ-НЕ приведен на рисунке 10.59, б. Для обеспечения быстродействия элемента на уровне инвертора ширина канала p- МДП транзистора в 2, 2 раза больше, чем ширина канала n- МДП транзистора.

На рисунке 10.59, а обозначения p- МДП и n- МДП транзисторов с индуцированным каналом представлены в виде, реализуемом компьютерной графикой.

Рисунок 10.59 - Электрическая схема (а) и топология вентиля 3И-НЕ

на КМДП-транзисторах

Для оценки возможных соотношений ширин каналов активных и нагрузочных транзисторов при проектировании топологии вентилей применяется ключевая модель МДП-транзистора.

Применительно не только к вентилям И-НЕ или ИЛИ-НЕ, но и вообще к вентилям с параллельно-последовательной схемой возбуждения можно приближенно представить полевой транзистор так, как это показано на рисунке 10.60, т. е. заменить его одним идеальным ключом и последовательно соединенным с ним резистором. Ключ, выполненный на n- канальном полевом МОП-транзисторе, можно рассматривать как реле, замыкающее контакты при подаче на управляющий вход напряжения логической 1. (В случае p- канального полевого МОП-транзистора замыкание происходило бы при подаче на вход напряжения логического 0.) Последовательное сопротивление r _{0 n} – это сопротивление открытого полевого МОП-транзистора. При малых значениях U_СИ из выражения (10.30 а) следует, что

. (10.49)

При больших значениях U_СИ линейная аппроксимация величины r _{0 n} невозможна. Однако обычно вентили рассчитываются так, что за исключением случая переходных процессов в открытом полевом МОП-транзисторе действует небольшое U_СИ (триодный участок ВАХ). Согласно выражению (10.49), величина пропорциональна W / L. Поскольку при расчете вентиля геометрические параметры W и L можно выбирать довольно свободно, на схемах вместо величины r _{0 n} нередко указывают отношение W / L или значение этого отношения. На рисунке 10.61 с помощью ключевой модели представлен вентиль, реализующий логическую функцию . В сущности эта модель представляет собой параллельно-последовательную схему, в которой к последовательной ветви, содержащей полевые МОП-транзисторы с отношением , параллельно подключена ветвь, содержащая МОП транзистор с отношением . Следует обратить внимание на то, что величина W / L выбирается так, чтобы сопротивления короткого замыкания на участках схемы от точки разветвления D до точки «земля», т. е. на участке с ключами A и B и на участке с ключом C, были одинаковыми. При расчете обычных вентилей определяют сумму сопротивлений по всем возможным путям, ведущим от точки разветвления на выходе до точки «земля» («множество путей» в теории графов), а затем, подобрав полевой МОП-транзистор с сопротивлением в открытом состоянии, равным указанной сумме, находят U_низ по уравнению (10.32). При этом также необходимо, чтобы для всех путей полученная таким образом величина b_R удовлетворяла соотношению (10.33), что создает определенные удобства как в отношении выбора b_R, так и в отношении расчета рисунка ИС. На схемах типа показанных на рисунках 10.56 и 10.57 нередко указывают значения W / L каждого МОП-транзистора, что позволяет легко оценить их геометрию.

Вентили на КМОП-структурах представляют собой схемы, относящиеся к классу логических схем без отношения, в которых не накладывается ограничений на величину b_R, как это имеет место в структурах с полевыми транзисторами, работающими в режимах обогащения/обеднения. Отношение W / L любого из КМОП-транзисторов почти не оказывает влияния на величины U_низ и U_выс , и если внутрисхемные соединения выполнены надлежащим образом, то надлежащая реализация логических функций в ней гарантирована. Вместе с тем, ввиду того, что отношение W / L оказывает влияние на величину порогового напряжения вентиля, неоптимальный выбор величины этого отношения приводит к асимметрии временной характеристики вентиля, и на время задержки в вентиле начинает влиять разное сочетание выходных напряжений. Поэтому здесь, как и в случае полевых МОП-транзисторов, работающих в режимах обогащения/ обеднения, параметры цепей возбуждения и цепей нагрузки желательно подбирать так, чтобы суммы сопротивлений короткого замыкания по всем путям были одинаковы.

Вентили с тремя состояниями. Вентилями с тремя состояниями называют вентили, в которых в зависимости от сочетания состояний на входах или в результате подачи определенных сигналов на управляющие входы представляется возможным электрически изолировать их выход от источника питания или от потенциала «земля». К числу трех состояний указанных вентилей относятся состояния 1 и 0, а также так называемое «плавающее» (или «высокоомное») состояние. Схемы вентилей с тремя состояниями в общем виде представлены на рисунках 10.62 и 10.63.

Рисунок 10.62 - Схемы вентилей с тремя состояниями, выполненных на

МОП-транзисторах, работающих в режимах обогащения/обеднения

Рисунок 10.63 - Схемы КМОП-вентилей с тремя состояниями

Как показано на рисунках 10.62, а и 10.63, а, при подаче на вентиль управляющего сигнала φ = 0 выход вентиля оказывается отделенным от источника питания и «земли» и переходит в высокоомное состояние. В схемах рисунков 10.62, б и 10.63, б последовательно с выходом основного транзистора включен ключ, выполненный на полевом МОП-транзисторе, и при φ = 0 выход вентиля оказывается электрически изолированным и, соответственно выскоомным. При φ = 1 основной транзистор работает в обычном режиме.

В схеме рисунка 10.63, а в качестве нагрузки использован полевой МОП-транзистор, работающий в режиме обогащения, так что вентиль в целом можно рассматривать как структуру с транзисторами, работающими в режимах обогащения/обед-нения. КМОП-структура, представленная на рисунке 10.63, а, называется тактированной КМОП-структурой.

Схемы с тремя состояниями используются как при необходимости независимой передачи множества сигналов по одной шине (рисунок 10.64), так и в качестве одноразрядных ячеек динамической памяти. Если, как показано на рисунке 10.65, к емкости, нагружающей выход вентиля, будет приложен сигнал, на интервале φ = 1 вентиль будет заряжать эту емкость, а на интервале φ = 0 накопленный заряд будет удерживаться. Потенциал емкости нагрузки может быть считан вентилем следующего каскада. Вместе с тем ввиду наличия тока утечки через участок сток-исток закрытого МОП-транзистора в конце концов произойдет разряд накопленного на емкости заряда, то есть время запоминания ограничено – оно находится в диапазоне от нескольких до нескольких десятков миллисекунд. Кроме того, следует учитывать, что с ростом температуры оно уменьшается по экспоненте.