Динамические и квазистатические логические ИС

В статических логических элементах, логические значения высокого U ¹ и низкого U ⁰ уровней потенциала определяются наличием или отсутствием тока, протекающего от источника питания к земле через нагрузочный и активные МДП-транзисторы. Для обеспечения достаточно большого перепада напряжения (логического размаха) необходимо, чтобы отношения сопротивлений нагрузочного и активного транзисторов в открытом состоянии было высоким (r_H > (4…10) r_a). При r_H =10 r_a напряжение логического нуля U ⁰ ≈ 0, 1 U ¹. Поэтому статический инвертор называют также инвертором с отношением. Передний фронт выходного потенциала такого инвертора, определяемый временем заряда нагрузочной емкости через сопротивление r_H, существенно больше времени спада потенциала, определяемого разрядом нагрузочной емкости через сопротивление активного транзистора r_a, (10.42). При этом емкости на входе и выходе инвертора хотя и влияют на быстродействие схемы, никоим образом не сказываются на представлении логических сигналов.

В отличие от статических инверторов динамические МОП-схемы в качестве информативных параметров используют не падение напряжения на транзисторах, а заряд паразитных входных и выходных емкостей логического элемента, величина которого определяется сочетанием во времени импульсов двухфазного или многофазного источников питания и входного потенциала относительно земли (подложки). В этих схемах логические значения 1 и 0 выражаются наличием или отсутствием заряда на паразитной емкости в момент подачи тактового импульса питания или синхроимпульса. Для реализации динамических ИС МОП-транзисторы используются как аналоговые ключи или вентили передачи для заряда и разряда паразитных емкостей и при их проектировании не возникают проблемы высокого отношения сопротивлений, как в статических МОП-схемах. Следовательно, МОП-транзисторы могут иметь настолько малые размеры, насколько позволяет технология их изготовления. Для динамических схем характерны свойства запоминания и сохранения заряда с помощью регенерации импульсным питанием, а также синхронный режим работы, обеспечивающий формирование фронтов сигналов на входах и выходах синхронно с фронтами тактовых импульсов, что повышает надежность логических преобразований. Основные достоинства динамических МОП-схем заключаются в малой потребляемой мощности и небольших размерах (высокая степень интеграции), однако их быстродействие в большинстве случаев ниже, чем у статических схем.

Рассмотрим в качестве примера двухфазный инвертор на динамических МОП-ячейках, называемый инвертором без отношений (рисунок 10.74) [13].

Рисунок 10.74 - Схема динамического двухфазного инвертора (а) и диаграммы потенциалов и токов (б)

На схему поступают последовательности синхроимпульсов φ ₁ и φ ₂ , причем каждая последовательность синхроимпульсов поступает на два входа. Отметим, что синхроимпульсы разных последовательностей подаются на входы МОП-ячеек разного уровня схемы, а также тот факт, что ни одна точка схемы (рисунок 10.74, а) не подсоединена к земле. Заземлен один из полюсов синхронизирующего генератора (т. е. синхронизирующего источника питания), и схема обладает паразитными емкостями относительно земли, показанными штриховой линией.

Рисунок 10.75 - Двухфазная динамическая МОП-ячейка, реализующая операцию И-НЕ

Предположим, что в момент t ₀ (рисунок 10.74, б) входное напряжение U_вх меняется от высокого уровня (логическая 1) до низкого (логический 0). При этом паразитная емкость С ₁ заряжена, а емкость С ₂ и С ₃ разряжены. В момент t ₁ синхроимпульс φ ₁ переводит транзисторы VT ₁ и VT ₃ в открытое состояние. (Подчеркнем, что синхроимпульс φ ₁ подается на транзисторы VT ₁ и VT ₃.) Емкость С ₁ разряжается через VT ₁ и линию подачи входного напряжения U_вх на землю, в результате чего транзистор VT ₂ запирается. Емкость С ₂ заряжается через транзистор VT ₃ до высокого напряжения, которое на ней сохраняется даже после снятия синхроимпульса φ ₁ (запоминание). В момент t ₂ синхроимпульс φ ₂ обеспечит открывание транзистора VT ₄, что ведет к передаче электрического заряда с емкости С ₂ на С ₃ . (Необходимо отметить, что φ ₂ и VT ₄ являются частью МОП-ячейки следующего уровня.) Допустим, что в момент t ₂ U_вх становится равным логической 1. В момент t ₃ синхроимпульс φ ₁ открывает транзисторы VT ₁ и VT ₃. Емкость С ₁ заряжается до величины U_вх , открывая транзистор VT ₂. Хотя транзисторы VT ₂ и VT ₃ находятся в проводящем состоянии, емкость С ₂ не разряжается (регенерация), так как напряжение на ней равно напряжению синхроимпульса φ ₁. В момент t ₄ действие синхроимпульса φ ₁ заканчивается и транзисторы VT ₁ и VT ₃ запираются. Однако транзистор VT ₂ сохраняет проводимость, поскольку емкость С ₁ остается заряженной до высокого уровня напря-жения. Таким образом, емкость С ₂ разряжается через транзистор VT ₂ . В момент t ₅ синхроимпульс φ ₂ открывает транзистор VT ₄, в результате чего емкость С ₃ разряжается через транзистор VT ₂. Генератор напряжения φ ₁ обеспечивает короткое замыкание между подложкой (землей) и истоком VT ₂ в отсутствии фазы φ ₁. Таким образом, на выходе появится напряжение U_вых, представляющее собой инверсное значение входного сигнала U_вх , которое поступает также и на С ₃. Отметим, что емкость С ₂ всегда заряжается при подаче синхроимпульса φ ₁. Этот процесс называется предварительным зарядом или регенерацией.

В последовательной цепочке инверторов выходные импульсы (для последующего каскада – входные) синхронизируются передними фронтами тактовых импульсов первой и второй фазы. Выходные сигналы нечетных инверторов (U_{C 2}) синхронны с импульсами φ ₁, а входные четных (U_{C 3}) (рисунок 10.74, б) – с импульсами φ ₂. Таким образом сигнал на выходе второго элемента появляется с задержкой по отношению к сигналу на входе первого, равной периоду тактовых импульсов T_φ (рисунок 10.74, б).

Заметим, что в схеме (рисунок 10.74, б) протекает лишь импульсный ток i_φ заряда или разряда паразитной емкости С ₂ , в то время как в статических схемах ток i_Н течет достаточно долгое время. В результате потребляемая мощность динамического инвертора (рисунок 10.74, а) гораздо меньше, чем статического инвертора (рисунок 10.47, а).

Длительность импульсов синхронизации должна быть достаточной для заряда наиболее большой емкости схемы (С ₂ для рассматриваемого случая, ). Длительность периода (частота тактовых импульсов) должна быть выше инерционности самой медленной цепи логической схемы (за время периода должно быть завершено срабатывание самой медленно действующей МОП-ячейки). Если паразитные емкости малы, времена заряда и разряда невелики, то можно увеличить частоту синхронизации, повышая тем самым быстродействие.

Рисунок 10.76 - Двухфазный динамический сдвиговый регистр

На рисунке 10.75 показана динамическая МОП-ячейка, реализующая операцию И-НЕ. Динамические МОП-схемы для других переключательных функций строятся аналогичным образом. На рисунке 10.76 приведена схема динамического сдвигового регистра, в котором паразитные емкости С ₁ и С ₂ выполняют роль соответственно главной и вспомогательной частей статического триггера.

Поскольку для динамической МОП-схемы на рисунке 10.74, а необходимы две последовательности синхроимпульсов φ ₁ и φ ₂, такие схемы называются схемами с двухфазной синхронизацией (или 2 φ -синхронизацией).

Транзисторы VT ₁ и VT ₄ (рисунок 10.74, а) называют передаточными вентилями, так как их функция заключается в передаче электрического заряда с одной паразитной емкости на другую. Необходимо отметить, что, если емкость С ₃ не будет намного меньше емкости С ₂, напряжение на С ₃ может стать слишком низким, так как содержащийся на С ₂ заряд в момент t ₂ должен быть разделен между емкостями С ₂ и С ₃. (Этот процесс носит название распределения заряда.) Однако иногда на стадии разработки топологии бывает сложно точно задать величины паразитных емкостей. Кроме того, напряжение, до которого заряжается емкость С ₃, обычно ниже, чем напряжение на емкости С ₂, так как транзистор VT ₄ запирается, когда разность потенциалов между затвором транзистора VT ₄ и емкостью С ₃ становится меньше порогового напряжения.

Рисунок 10.77 - Двухфазный квазистатический инвертор

Рассмотрим теперь двухфазные динамические МОП-схемы, значительно отличающиеся от описанных выше. Двухфазный квазистатический инвертор (рисунок 10.77) синхронизируется двумя последовательностями синхроимпульсов φ ₁ и φ ₂ и снабжен источником питания постоянного тока Е_С, который отсутствует в схемах на рисунках 10.74-10.76. Транзистор VT ₂ заземлен. Допустим, что в момент t ₀ (рисунок 10.77, б) входное напряжение U_вх меняется от высокого уровня (логической 1) до низкого (логического 0). В момент t ₁ транзисторы VT ₁ и VT ₃ открываются вследствие воздействия синхроимпульса φ ₁, и паразитная емкость С ₁ разряжается через передаточный вентиль VT ₁, а С ₂ заряжается до высокого напряжения, близкого к напряжению источника питания постоянного тока Е_С. В момент t ₂ передаточный вентиль VT ₄ открывается под воздействием синхроимпульса φ ₂ , в результате чего электрический заряд передается с емкости С ₂ на емкость С ₃.

Если топология разработана таким образом, что величина С ₃ гораздо меньше С ₂, выходное напряжение U_вх при этом переносе заряда не оказывается существенно меньшим, чем напряжение на С ₂ до начала переноса. Допустим, что входное напряжение увеличивается. В момент t ₃ транзисторы VT ₁ и VT ₃ открываются благодаря синхро-импульсу φ ₁ . В этом случае емкость С ₁ заряжается до высокого напряжения, а напряжение на емкости С ₂ определяется соотношением сопротивлений транзисторов VT ₃ и VT ₂. Это напряжение не влияет на заряд (напряжение) емкости С ₃, так как передаточный вентиль VT ₄ заперт. (Уменьшение напряжения на С ₂ по сравнению с его первоначальным значением в момент t ₁ не играет роли.) Следует заметить, что в период времени между t ₃ и t ₄ от источника питания на землю через транзисторы VT ₃ и VT ₂ протекает постоянный ток. В данном случае не возникает проблемы обеспечения необходимого отношения между сопротивлениями транзисторов, как в статической МОП-схеме. В момент t ₄ транзистор VT ₃ запирается в связи с окончанием воздействия синхроимпульса φ ₁, в результате емкость С ₂ полностью разряжается через транзистор VT ₂. В момент t ₅ транзистор VT ₄ открывается синхроимпульсом φ ₂, так что емкость С ₃ разряжается через транзисторы VT ₄ и VT ₂ на землю. В результате на выходе схемы появляется напряжение U_вых , представляющее собой инвертированное входное напряжение U_вх. Напряжение на емкости С ₃ является входным для следующего каскада.

Рисунок 10.79 - Квазистатический динамический сдвиговый регистр (один разряд)

Хотя при выполнении описанной логической операции в схеме не течет ток от синхронизирующего источника питания, однако довольно длительное время, равное длительности одного из синхроимпульсов (от t ₃ до t ₄), а также в течение короткого времени, в момент t ₁, в схеме протекает ток от источника питания Е _С на землю. Таким образом, потребляемая мощность в этой схеме больше, чем в чисто динамических МОП-схемах, рассмотренных выше, но все-таки значительно меньше, чем в статических МОП-схемах.

На рисунках 10.78-10.80 показаны квазистатические динамические МОП-схемы, представляющие собой соответственно элемент ИЛИ-НЕ, разряд сдвигового регистра и фиксатор SR. В то время как для каждого разряда сдвигового регистра на статических МОП-схемах требуется триггер, для устройства, приведенного на рисунке 10.79, он не нужен.

Квазистатические схемы, приведенные на рисунках 10.77-10.80, хотя и потребляют бó льшую мощность, обладают следующими преимуществами по сравнению с динамическими схемами, приведенными на рисунках 10.74-10.76. Упрощается синхронизирующий источник питания, так как он соединен только с затворами полевых МОП-транзисторов, практически не потребляющих мощность, в то время как в динамических МОП-схемах синхронизирующий источник питания, размещаемый на том же кристалле, должен содержать очень мощные транзисторы, обеспечивающие большие токи включения и выключения для всех МОП-ячеек. Другим достоинством этих схем является возможность реализации сложных логических функций с помощью только одного уровня синхронизации φ ₁ (рисунок 10.81). В схемах на рисунке 10.77, а и на рисунке 10.78 только одна ячейка, состоящая из транзисторов VT ₁, VT ₂ и VT ₃ и управляемая последовательностью синхроимпульсов φ ₁, соединена с передаточным вентилем VT ₄, управляемым последовательностью синхроимпульсов φ ₂. А на рисунке 10.81 показано, что для реализации сложной логической функции может быть сформирована небольшая схема из нескольких МОП-ячеек, каждая из которых управляется синхроимпульсами φ ₁ и соединена с передаточным вентилем, управляемым синхроимпульсами φ ₂. Заметим, что здесь не требуется включения передаточных вентилей между МОП-ячейками, составляющими эту функциональную часть схемы, которые необходимы в динамических схемах. В этом случае небольшая схема из МОП-ячеек работает как статическая МОП-схема в течение действия синхроимпульса φ ₁. (В отличие от динамических схем здесь не обязательно производится предварительный заряд паразитных емкостей при подаче синхроимпульсов.) Следовательно, для каждой МОП-ячейки в этом случае должна быть обеспечена большая величина отношения между сопротивлениями нагрузочного и активного транзисторов. По этой причине схемы, представленные на рисунках 10.77-10.81, называют квазистатическими, хотя, как отмечено в описании рисунка 10.77, в них не возникает проблемы величины отношения сопротивлений транзисторов (за исключением схемы на рисунке 10.81) [13].

Рисунок 10.81 - Квазистатическая динамическая схема, реализующая

сложную логическую функцию

К другому классу квазистатических логических схем относятся схемы с предварительным зарядом, в которых за счет форсированного заряда выходной емкости ячейки ускоряется процесс перехода из состояния U ⁰ в состояние логической единицы U ¹, который в схемах с отношением определяет основную инерционность.

Строго говоря, это не динамические схемы. Одна из них показана на рисунке 10.82. Синхронизирующие импульсы подаются на затвор полевого МОП-транзистора, являющегося нагрузкой и работающего в режиме обеднения. На интервале, на котором , осуществляется предварительный заряд (транзистор VT ₁ работает в режиме обогащения), а на интервале производятся логические операции. Транзистор VT ₁ работает как нагрузка с отношением в режиме обеднения. Поскольку в этой схеме сравнительно большое время нарастания сигнала (передний фронт импульса), характерное для МОП-структур с транзисторами, работающими в режимах обогащения/обеднения, заменяется на время форсированного предварительного заряда, схема обладает достаточно высоким быстродействием.

Метод предварительного заряда используется также в логических схемах на основе КМОП-транзистов. Одной из них является показанная на рисунке 10.83 принципиальная схема динамического вентиля на КМОП-сруктурах, известная под названием логическая схема типа «домино». Блок n- канальных полевых МОП-транзисторов рассчитывается как вентиль на МОП-структуре с транзисторами, работающими в режимах обогащения/ обеднения. Именно этот блок определяет логические функции устройства. Первоначально, когда на интервале, на котором сигнал тактовой частоты , через p- канальный МОП-транзистор, соединенный с источником питания U_DD, происходит заряд паразитной емкости в точке А. Этот процесс называется предварительным зарядом или предзарядом. Затем, когда φ становится равным 1, заряд, накопленный в точке А (на выходе первого каскада), в зависимости от состояний на входах и от логической функции указанного выше блока или стекает (и потенциал емкости становится равным потенциалу «земля») или продолжает сохраняться. Состояния входов должны быть заданы до того, как φ станет равным 1. При p- канальный полевой МОП-транзистор запирается и повторный заряд разряженной емкости в точке А не происходит до тех пор, пока φ снова не станет равным 0. На выходе инвертора следующего каскада при появляется 0, а при или по-прежнему 0 или 1, что зависит то логической функции схемы и состояний на входах в тот момент, когда φ становится равным 1.

Схемы типа «домино» на КМОП-структурах строятся из нескольких последовательно соединенных схем типа показанной на рисунке 10.83. Если , то выход каждого каскада обязательно устанавливается в 0, а при логическая 1 последовательно передается с выхода предыдущего на вход последующего каскада, и пока состояние 1 не переходит в 0. Это напоминает картину «развала» фишек домино, откуда и произошло название схемы. КМОП-структура «домино» обладает следующими достоинствами. Она занимает относительно небольшую площадь, так как p- МОП часть каждой логической ячейки состоит из одного транзистора. Ей свойственно более высокое быстродействие (примерно в два раза) по сравнению со статической КМОП-структурой, рассмотренной выше. Это связано с уменьшением паразитных емкостей за счет использования в каждой ячейке одного p- МОП транзистора и буферирования каждой логической ячейки инвертором. Наконец, в этой схеме отсутствует дребезг (т. е. передача сигнала происходит без скачков), потому что в момент переключения на выходе каждой ячейки высокое напряжение либо сохраняется, либо понижается, а изменений напряжения с низкого на высокое с большой инерционностью не происходит.

К недостаткам схемы относится ограниченное количество степеней свободы при логическом проектировании, обусловленное выходным инвертором (сложность организации инверсной логики).

Динамические схемы на КМОП-структурах используются также для уменьшения размеров кристалла, так как в ряде случаев, особенно для схем последовательной логики, их топология упрощается.