Базовый элемент диодно-транзисторной логики

Базовый логический элемент цифровых интегральных схем диодно-транзисторной логики (ДТЛ) является элементом И-НЕ, т.е. реализует операцию «логическое умножение с отрицанием». На рисунке 10.13, а показано условное графическое обозначение элемента на функциональных схемах (Х₁, Х₂,..., Х_n – входы, Y – выход). Логическое уравнение элемента соответствует таблице состояний элемента Шеффера и имеет вид

.

а) б)

Рисунок 10.13 - Обозначение (а) и схема базового элемента ДТЛ (б)

Принципиальная электрическая схема элемента ДТЛ приведена на рисунке 10.13, б [28]. В этой схеме VD₁, VD₂, VD₃, и резистор R₁, образуют элемент И (конъюнктор), а транзистор VT и резистор R₂ - элемент НЕ (инвертор). Диоды VD₄ и VD₅ осущест­вляют связь этих элементов и предназначены для смещения (понижения) потен­циала в точке b относительно точки «а» и повышения помехоустойчивости. Прямое напряжение на одном открытом кремниевом диоде U ^* ≈ 0, 7 В, поэтому сдвиг по­тенциала, создаваемый двумя диодами, U_ab = U_a – U _b ≈ 2 U *. Потенциал U_a относи­тельно общей шины (земли) зависит от уровня входного сигнала. Если хотя бы на одном входе, например Х₁, имеется напряжение лог. 0 U ⁰ (обычно около 0, 1 В), то диод VD₁ открыт и ток проходит от источника питания U _ип1 через резистор R₁, ди­од VD₁ и входную цепьX₁. При этом прямое напряжение на VD₁ U ^* ≈ 0, 7 В, а потенциал U_a = U ^* + U ⁰≈ 0, 8 В. Соответственно потенциал точки b U_b ≈ U_a – 2 U ^* ≈ –0, 8 В. Это напряжение является обратным для эмиттерного перехода транзи­стора VT и закрывает его. При отсутствии источника питания U _ип3 смещение базы VT будет прямым, но меньшим В, что ниже порога отпирания прямосмещённого p-n перехода, и поэтому транзистор будет закрыт.

Таким образом, при уровне U ⁰ на одном входе (или на всех входах одновремен­но) коллекторный ток транзистора уменьшается практически до нуля, а напряжение U_КЭ возрастает до значения U _ип2 , т.е. на выходе устанавливается уровень лог. 1 U ¹.

Если на все входы одновременно подается уровень лог. 1 U ¹, обеспечивающий закрывание всех входных диодов, то потенциал U_a повышается настолько, что напря­жение на эмиттерном переходе становится прямым. В цепи источник питания U _ип1 –резистор R – диоды VD₄, VD₅ – базовый электрод протекает ток, достаточный для пе­ревода транзистора из закрытого состояния в открытое (режим насыщения). Рост коллекторного тока приводит к снижению напряжения U _КЭ до остаточного значения (около 0, 1 В), которое является уровнем лог. 0 U ⁰.

Таким образом, схема ДТЛ действительно реализует таблицу истинности логи­ческого элемента И-НЕ, приведенную на рисунке 10.4, б. Следует отметить, что сдвиг уровней, создаваемый диодами VD₄ и VD₅, существенно увеличивает порог переклю­чения логического элемента и, следовательно, помехоустойчивость. Последнее яв­ляется важным достоинством схемы ДТЛ.

Для повышения быстродействия инвертора (запирание отрицательным током базы) базовый электрод через резистор R₃ соединяется с отрицательным полюсом дополнительного источника питания U _ип3.

Резистор R₁ в схеме ДТЛ в значительной мере определяет величину потребляемой мощности, так как он «задает» ток базы, обеспечивающий включение транзистора VT. Для повышения быстродействия схем ДТЛ в них используются диоды Шоттки, однако это усложняет технологию. Недостатком интегральных ДТЛ являются необходимость создания резисторов, использование диодного включения транзисторов и наличие дополнительного источника питания.