![]() Главная страница Случайная страница КАТЕГОРИИ: АвтомобилиАстрономияБиологияГеографияДом и садДругие языкиДругоеИнформатикаИсторияКультураЛитератураЛогикаМатематикаМедицинаМеталлургияМеханикаОбразованиеОхрана трудаПедагогикаПолитикаПравоПсихологияРелигияРиторикаСоциологияСпортСтроительствоТехнологияТуризмФизикаФилософияФинансыХимияЧерчениеЭкологияЭкономикаЭлектроника |
Жесткое пороговое декодирование ССК
Пороговое декодирование ССК обеспечивается алгоритмом формирования системы
где НDm – проверочный треугольник, Im - единичная матрица. Например, для ССК задаваемого полиномом g(D)=1+D2+D5+D6 , HT7 выглядит следующим образом:
Условие раздельных проверок выполняется тогда, когда Из матрицы (1.10) система S0=Ei0+ЕP0, S2= Ei0+ Ei2+EP2, S5=Ei0+Ei3+Ei5+EP5, S6= Ei0+ Ei1+ Ei4+ Ei6+EP6. (11) Поскольку столбцы матрицы (10), соответствующие ненулевым двоичным символам последней строки, не имеют ни одной общей строки (кроме последней строки), в которой имели бы общий ненулевой символ, то эти столбцы и система проверок (11) ортогональны относительно декодируемого информационного символа. Следовательно, ненулевые двоичные символы последней строки матрицы (10) соответствуют символам, участвующим в вычислении синдрома, и поэтому в качестве системы Отметим, что количество ортогональных проверок При пороговом декодировании с использованием обратной связи одновременно с декодированием информационных символов происходит коррекция синдромных символов, использованных при формировании сигнала коррекции. Это выполняется с целью устранения влияния ненулевых символов S(D) на правильное принятие решения при декодировании последующих информационных символов. Однако при использовании ортогонализируемых СК применение обратной связи при декодировании может привести к размножению ошибок. Структурная схема декодера ССК с R=1/2, J=4, q(D)=1+D2+D5+D6 имеет вид рисунке 5.
Рисунок 5 – Пороговый декодер ССК с R= 1/2, J=4, q(D)=1+D2+D5+D6 Корректор ошибок декодера ССК с алгоритмом ПД представляет собой совокупность k0 последовательных регистров сдвига, каждый из которых содержит по " m" ячеек памяти (для согласования по задержке символов коррекции и декодируемых информационных символов) с сумматором по модулю два на выходе.
|