Функциональная схема кодера

В данном разделе уделим основное внимание на выбор и обоснование каждого функционального узла кодера.

Функциональная электрическая схема ФПСк выполняется в виде схем умножения полиномов и реализуется в виде регистра сдвига RG либо со встроенными сумматорами по модулю два.

Для полинома g1=1+D²+D⁵+D⁶ построим ФПСк:

Так как максимальная степень порождающих полиномов m=6, то RG будет содержать 6 ячеек памяти и 3 сумматоров по модулю два.

Рисунок 10 – Функциональная схема ФПСк

Нумерация ячеек памяти ФПСк ведётся справа налево. Места включения сумматоров по модулю два определяются ненулевыми членами порождающих полиномов; выходной сумматор по модулю два является многовходовым (2 входа).

КОИ- n₀/1 кодер ССК целесообразно выполнять в виде синхронных мультиплексором. Формирователь сигналов управления может быть выполнен в виде двоичного счетчика с дешифратором.

Для кодера ССК с R=1/2 функциональная электрическая схема КОИ-2/1 имеет следующее построение (рисунке 10), а временные диаграммы, поясняющие принцип работы КОИ-2/1, приведены на рисунке 11.

Рисунок 11 – Функциональная электрическая схем КОИ–2/1

Рисунок 12 – Временные диаграммы, поясняющие принцип работы КОИ–2/1