Функциональная схема декодера

Важнейшим функциональным блоком декодера ССК с алгоритмом ПД является АСП, который может быть выполнен в виде последовательного RG, содержащего m ячеек памяти, с нумерацией ячеек памяти справа налево, и (J-1)*k₀ встроенных сумматоров по модулю два. В состав АСП входят k₀ ПЭ, имеющие по О входов. Места включения сумматоров по модулю два в RG и подключение входов ПЭ определяются ненулевыми членами порождающих полиномов. Функциональная электрическая схема АСП для ССК с R=1/2, J=4 и имеет следующее построение (рисунок 13).

Рисунок 13 – Функциональная электрическая схема АСП и ФСП

КО – корректор ошибок декодера выполняется в виде k₀ регистра сдвига, каждый их которых содержит по m ячеек памяти. На выходе каждого RG включается сумматор по модулю два, на второй вход которого поступает сигнал коррекции с выхода порогового элемента (ПЭ) анализатора синдромной последовательности (АСП) декодера. Информационные символы с выходов RG КО поступают на соответствующие входы КОИ- k₀/1 декодера.

Рисунок 14 – Функциональная электрическая схема КО

Способы построения КРИ-1/n₀ могут быть самые разные и зависят от квалификации и опыта проектировщика кодеков помехоустойчивых кодов.

Наиболее простым способом построения КРИ является использование двух RG(последовательного – RG1 и RG2 - параллельного) и блока формирования тактовых частот RG1 и RG2. Последовательный и параллельный RG содержат по n₀ ячеек памяти.

Для кодера ССК с R=1/2 функциональная электрическая схема КРИ-1/2 с использованием двух RG имеет следующее построение (рисунок 15).

Рисунок 15 – Функциональная электрическая схема КРИ-1/2

Для пояснение принципа работы КРИ-1/2 приведены временные диаграммы (рисунок 16); цифры в кружочках обозначают контрольные точки КРИ-1/2.

Рисунок 16 – Временные диаграммы, поясняющие принцип работы КРИ-1/2

5 РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ КОДЕКА СВЁРТОЧНОГО КОДА